著者

胡 思已 坂本 龍一 近藤 正章 中村 宏 新 善文

雑誌

研究報告システムソフトウェアとオペレーティング・システム(OS) (ISSN:21888795)

巻号頁・発行日

vol.2018-OS-144, no.5, pp.1-7, 2018-07-23

---

Linux 系 の OS は積極的に開発されており,デバイスドライバの実装スピードも早く,最新のデバイスを安定動作させることが可能であることから,様々な機器に搭載される OS として広く用いられている.一方で,NetBSD は安全で高い移植性を備えた OS であり,アプリケーションやプロトコルスタックの実装にも頑健性があるなど優れた点も多い反面,Linux に比べて最新のデイバスをサポートしていないなどの課題もある.そのため,最新のデバイスにおいて NetBSD がサポートする頑健なプロトコルスタックを用いることは容易ではない.そこで,NetBSD のカーネルをユーザレベルのプロセスとして実装し,NetBSD のプロトコルスタックやアプリケーションを Linux から利用するための Rump kernel が開発されている.これまで,Rump kernel 利用時の通信性能については十分に評価がされておらず,また通信性能の改善に関しても十分に検討されてこなかった.そのため,本稿ではまず,Rump kernel 利用時の通信性能を評価した.その結果,ネイティブな Linux の通信性能に比べて非常に低い性能しか得られないことがわかった.そこで,Rump kernel 利用時の通信性能の向上手法を検討し,実装を行った.初期実装版で評価を行ったところ,Rump kernel を利用したデータ送信では,95.9% 程度の性能向上が得られることがわかった.

著者

大谷貴胤 佐々木 広 近藤 正章 中村 宏

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.79, pp.145-150, 2007-08-02

---

ウェブサーバ用計算機クラスタは消費エネルギーと冷却コストの増加に伴い,電力管理が重要になってきている.従来のウェブサーバクラスタは負荷のピーク時に備え全てのノードが常時稼動している設計であった.、しかし,実際には負荷がピークに達するような状況は少なく,性能の余裕を残した状態で稼動している時間が多いそこで,我々はこれまでに負荷状況に応じてノード数と動作周波数を変化させることにより,応答時間制約を満たし最も消費電力の低い構成を選択し従来よりも低消費電力であるシステムを実現する手法を提案している.本稿では,その実現上必要となる処理性能と消費電力のモデリングについて述べる.With increasing costs of energy consumption and cooling, power management in Web server clusters has become an increasingly important design issue. Current Web server clusters are designed to handle peak loads, where all servers are fully utilized. But in practice, peak load conditions rarely happen and servers are most of the time underutilized. We, so far, proposed a low power cluster-based Web server, which is reconfigured to reduce power consumption by adjusting the number of nodes and clock frequency of each node according to load conditions. In this paper, we describe power-performance modeling in cluster-based Web servers.

著者

砂田 徹也 関 直臣 中田 光貴 香嶋 俊裕 近藤 正章 天野 英晴 宇佐美 公良 中村 宏 並木 美太郎

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告システムソフトウェアとオペレーティング・システム(OS) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.35, pp.163-170, 2008-04-24

被引用文献数

6

---

本報告は,省電力化技術であるパワーゲーティングを細粒度に施した MIPS R3000 ベースの CPU チップ Geyser-0 に対して,その上で動作する OS の試作およびその OS を用いてシミュレーションによる電力評価を行う.細粒度は,ALU,SHIFT,MULT, DIV および CP0 のそれぞれを PG の対象とすることを意味する.試作した OS は,例外・割り込み管理機能,システムコール, タスク管理機能を備えており,タイマ割込みによるマルチタスクを実現する.試作 OS によって 4 種類のベンチマークプログラムをマルチタスクで動作させた際の電力評価を行った結果,総電力で平均約 50%,リーク電力で平均約 72%の消費電力削減を実現した.This paper describes prototype of OS for processor Geyser-0 based on MIPS R3000 with a fine grain power gating technique to reduce power consumption and evaluation of power by the simulations when running the OS. The processor has power gating units such as ALU, SHIFT, MULT, DIV, and CP0. The prototype OS has the exception management, the system call, and the task management, and its OS achieves the multitask by the timer interruption. As the results of evaluation running four benchmark program on the OS and the processor, 50% working power and 72% leakage power are reduced.

著者

中島 研吾 坂本 龍一 星野 哲也 有間 英志 塙 敏博 近藤 正章

雑誌

研究報告ハイパフォーマンスコンピューティング(HPC) (ISSN:21888841)

巻号頁・発行日

vol.2020-HPC-174, no.5, pp.1-9, 2020-05-06

---

近年,科学技術計算において,低精度演算を積極的に活用することにより,計算時間を短縮する試みが活発に行われている.また,低精度演算による計算の精度を保証するための実用的手法についても研究が進められている.本研究では,アプリケーションの実装方法,問題規模と低精度演算による性能改善の関係に注目し,様々なハードウェア環境下での検討を実施した.

著者

天野 英晴 並木 美太郎 中村 宏 宇佐美 公良 近藤 正章 鯉渕 道紘 黒田 忠広

出版者

慶應義塾大学

雑誌

基盤研究(B)

巻号頁・発行日

2018-04-01

---

誘導結合チップ間無線インタフェース(Through Chip Interface:TCI)を用いて小規模なチップを多数結合し、多様な大規模システムを構築する「ビルディングブロック型計算システム」のチップブリッジを用いたシステム統合方式について研究する。既に開発された複数のLSIチップを、チップ自体をブリッジとすることにより組み合わせ、様々な機能、性能、エネルギー要求を満足するシステム構成の構築法を確立することを目的とする。具体的には、安価なボンディングを用いて多数のチップを組み合わせる積層手法、ソフトウェアからアナログ技術までを駆使して性能、電力をチューニングする手法、チップ内のスイッチとアクセラレータを統合する機構について研究する。2018年度は、TCIを用いたIP(Intellectual Property)の動作検証と、実チップテストを行うためのTCITesterチップを開発した。このチップは、ルネサスエレクトロニクス社65nmプロセスを利用して、3mm X 3mmのサイズで実装した。TCIを装備する様々なチップの上に装着し、その電気的特性を計測し、連続運転試験を行うことができる。他のチップ上に積層するのに先立ち、開発したTCI Tester同士を積層し、TCI IPの転送可能周波数、電源ドロップを計測し、TCI IPを組み込む場合の指針を得た。また、TCI IPを装備したKVSチップ、SNACCチップ、CCSOTBチップそれぞれの単体性能を実チップで計測した。また、積層を行った場合の発熱の時間経過を計測するTHERMO2の積層を行った。様々なチップ積層の可能性を探るため、熱解析ツールの改良を行った。

著者

山下 良 近藤 正章 平澤 将一 本多 弘樹

出版者

情報処理学会

雑誌

研究報告計算機アーキテクチャ(ARC) (ISSN:21862583)

巻号頁・発行日

vol.2011, no.3, pp.1-8, 2011-03-03

---

近年,データセンタの省エネルギー化への要求が高まっている.データセンタでは機器の更新が頻繁に行われるため,様々な計算機で構成されているヘテロジニアス構成であることが多い.そのため,同一タスクを処理するのに要する消費エネルギーはサーバ毎に異なり,スケジューリングによって,タスクセットの処理に必要な消費エネルギーも異なる.本稿では,先行制約を持つタスクセットを対象に,ヘテロジニアスなサーバ計算機環境を考慮した低消費エネルギー化タスクスケジューリング手法を提案する.提案手法は,従来の Heterogeneous Earliest Finish Time (HEFT) 法のスケジューリング結果を基に,プロセッサのアイドル時,またはスタンバイモード時の消費電力を考慮しつつ,サーバへのタスク再割り当てを行うことで,タスク処理のエネルギーを削減するものである.本提案手法を評価したところ,HEFT 法に比べ,タスクセットのスケジュール長を変えずに消費エネルギーを削減できることがわかった.Reducing energy consumption of data-centers is one of the important requirement for data-center operations. Since the hardware of server systems is replaced frequently, there is a heterogeneity in data-centers. Therefore, the energy consumption for processing a task depends on the server that the task is allocated. In this paper, we propose a task scheduling method to reduce energy consumption for processing a task set in which each task has dependency to other tasks. Our method is based on the Heterogeneous Earliest Finish Time (HEFT) scheduling algorithm. After HEFT scheduling, we re-allocate tasks to low-power servers without increasing the critical path length of the task set. We evaluate the proposed method and the evaluation results reveal that the proposed method successfully reduces energy consumption in most of the evaluated cases.

著者

林 遼 高田 遼 坂本 龍一 近藤 正章 中村 宏 児玉 康弘 新 善文

雑誌

研究報告システムとLSIの設計技術(SLDM) (ISSN:21888639)

巻号頁・発行日

vol.2017-SLDM-179, no.27, pp.1-6, 2017-03-02

---

ネットワークルータにおいて,ルーティングやフィルタリングの処理を行うために,IP アドレスから該当する情報を検索する必要がある.その実装に現在広く用いられている TCAM ( 3 値連想メモリ) は高コストかつ高消費電力であり,今後ネットワークに接続されるデバイス数の増加が見込まれるなか,その消費電力削減は重要な課題である.ハッシュテーブルの利用などの代替手法もあるが,ハッシュ競合など解決すべき問題がある.本稿では,ニューラルネットワークを用いた IP ルックアップ方式を検討し,その性能と電力を評価する.

著者

カオタン 和田康孝 近藤正章 本多弘樹

雑誌

研究報告ハイパフォーマンスコンピューティング(HPC)

巻号頁・発行日

vol.2013-HPC-141, no.20, pp.1-8, 2013-09-23

---

将来の HPC システムでは,消費電力がシステム設計や実効性能を制約する最大の要因の一つになると考えられている.運用時のピーク消費電力が電力制約を超えないことを保証する従来の設計思想では,アプリケーションを今後の大規模システムに対してスケールさせることは難しいとの認識のもと,我々は,ピーク消費電力が制約を超過することを積極的に許容し,適切に電力性能ノブを調整しつつ限られた電力資源を有効に使用して高い実効性能を得る電力制約適応型システムと,その実現に必要となる電力マネージメントフレームワークの研究開発を実施している.このような電力制約適応型システムにおいては,アプリケーション実行時の電力消費状況を観測し,また柔軟に電力制御を行える環境が必須となる.近年の Intel 社のプロセッサには RAPL (Running Average Power Limit) と呼ばれるプロセッサと DRAM の消費電力を観測・制御するインタフェースが備えられている.本稿ではこの RAPL を用い,アプリケーションを実行させた際の消費電力計測と制御を行い,HPC システムに用いられる計算機の電力計測特性について調査する.また,ノード全体の電力の柔軟な計測を可能とするべく,RAPL の計測値を用いてノード全体の電力のモデリングを行う.実験の結果,RAPL により高い精度でプロセッサや DRAM,またノードの消費電力を観測できることがわかった.

著者

中村 宏 天野 英晴 宇佐美 公良 並木 美太郎 今井 雅 近藤 正章

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.55, pp.79-84, 2007-06-01

参考文献数

9

被引用文献数

17

---

我々は、科学技術振興機構の戦略的創造研究推進事業(CRESTタイプ)の「情報システムの超低消費電力化を目指した技術革新と統合化技術」領域において、平成18年度より「革新的電源制御による次世代超低電力高性能システム LSI の研究」の研究課題を実施している。本プロジェクトは、回路実装、アーキテクチャ、システムソフトウェアの各階層が真に連携・協調し、革新的な電源制御を実現することで高性能システム LSI の消費電力を格段に低下させることを目指している。本稿では、本プロジェクトの構想と目標達成への戦略について述べると共に、現在実施している各研究項目の一部について概要を述べる。We have started a research project of "Innovative Power Control for Ultra Low-Power and High-Performance System LSIs" since 2006 supported by Japan Science and Technology Agency as a CREST research program. The objective of this project is drastic power reduction of high-performance system LSIs. We are planning to achieve this goal by innovative power control realized by tight cooperation and cooptimization of various design levels including circuit, architecture, and system software. In this paper, we present the plan, the strategy, and the current status of our project.

著者

薦田登志矢 佐々木 広 近藤 正章 中村 宏

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.101, pp.33-38, 2008-10-12

---

近年, LSI のリーク消費電力の増加が問題となっている.本稿では,これに対し,演算器の実行時リークエネルギーを削減することを目的としたコンパイラによる PG 制御手法を検討している.この手法においては,コンパイラによって命令にスリープビットと呼ばれるビットを付加することで演算器内部の演算ユニットに対して細粒度な PG を適用する.ここでは,実行時命令履歴を解析し,この PG 制御手法の潜在的なリーク電力削減効果を見積もった.その結果,理想的なスリープビット付加が達成された場合,演算ユニットのリーク電力を大幅に削減できることが分かった.As semiconductor technology scales down, leakage-power becomes dominant in the total power consumption of LSI chips. For reducing runtime leakage-energy of execution units, we propose a compiler-based control power-gating strategy. In the proposed control starategy, we need to add 1 bit to instructions, which is called the ``sleep bit''. Sleep bit decides whether the execution unit should sleep or not after its use. We estimate the maximum effect of the proposed strategy by analyzing the instruction and cache miss trace information. The result shows that the proposed strategy have great potential to reduce run-time leakage-energy of execution units.

著者

木村 一樹 近藤 正章 天野 英晴 宇佐美 公良 中村 宏 佐藤 未来子 並木 美太郎

雑誌

研究報告システムソフトウェアと オペレーティング・システム(OS)

巻号頁・発行日

vol.2011, no.7, pp.1-8, 2011-01-17

---

演算ユニットにランタイムパワーゲーティング (PG) 技術を施した省電力プロセッサコア Geyser において、OS により PG 動作を制御することでハードウェア単体での PG より電力削減効果を高めることが期待されている.本研究では,PG 実施時のオーバヘッドと電力削減量の損益分岐点がコアの温度により変化することに着目し、ランタイムにコアの温度情報を取得して OS により PG 実施ポリシーの決定を行う制御方式を提案する.またこの方式について FPGA ボード上に構築した評価システムに実装し評価を行い,演算ユニット全体の平均リーク電力を最大約 11% 削減した。'Geyser', the processor core with a fine grain power gating technique, requires further power savings by controlling the behavior of power gating with OS support. This paper describes an approach to improve power saving efficiency of Geyser that is the method by runtime temperature information of CPU core to decide the behavior of power gating, focusing on the fact that the breakeven point of power saving efficiency varies with the temperature. The leakage power consumption of 4 computing units has been reduced by up to 11% with the method on the FPGA evaluation board.

著者

関 直臣 ジャオ レイ 小島 悠 池淵 大輔 長谷川 揚平 大久保 直昭 武田 晴大 香嶋 俊裕 白井 利明 宇佐美 公良 砂田 徹也 金井 遵 並木 美太郎 近藤 正章 中村 宏 天野 英晴

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D, 情報・システム (ISSN:18804535)

巻号頁・発行日

vol.93, no.6, pp.920-930, 2010-06-01

---

本論文はパワーゲーティング(PG)を使った演算器レベルでの動的スリープ制御による消費電力削減機構の実装及び評価を行う.MIPS R3000のALUからシフタ,乗算器,除算器を分離し,それぞれを動的にパワーゲーティングを行う.省電力化を施したR3000コアと16kByteのL1キャッシュ,TLBを合わせて,ASPLA 90nmで試作チップGeyser-0としてテープアウトした.Geyser-0の性能,電力と面積をポストレイアウト後のシミュレーションにより評価した.この結果,4種類のアプリケーションについてリーク電力は平均約47%減らすことができた.一方,スリープ制御の実装によって生じたエリアオーバヘッドは41%であった.

著者

中村 宏 近藤 正章 大河原 英喜 朴 泰祐

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌. ハイパフォーマンスコンピューティングシステム (ISSN:03875806)

巻号頁・発行日

vol.41, no.1, pp.15-27, 2000-08-15

被引用文献数

21

---

近年のプロセッサは, クロック周波数の向上, 命令レベル並列性の活用などにより高性能化が図られているが, 一方で主記憶の性能はプロセッサほど改善されてはいない.特に, ハイパフォーマンスコンピューティングにおいては, このプロセッサと主記憶との性能格差の問題が深刻である.そこで, この問題の解決を目指した新しいプロセッサアーキテクチャSCIMAを提案する.提案するアーキテクチャは, プロセッサチップ上に主記憶の一部を実装するものである.本論文では, そのアーキテクチャの基本構成, およびシミュレータを用いた性能評価を示す.評価結果より, SCIMAは従来のキャッシュ型のアーキテクチャに比べ非常に高い性能を達成することが分かった.