著者

山内 寛行

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.105, no.1, pp.29-34, 2005-04-07

---

本論文では、デジタル家電向けシステムLSI用の混載メモリを、実例に基づき分類し、それぞれの現状と将来展望を簡単に述べる。その後、システムLSIの構造改革に向けたシステム設計者のメモリハングリーの要求に応えるための現状の取組みとその将来展望をSRAMと混載DRAMに焦点を当てて述べる。

著者

齊藤 真 山内 寛行

出版者

電気・情報関係学会九州支部連合大会委員会

雑誌

電気関係学会九州支部連合大会講演論文集 平成20年度電気関係学会九州支部連合大会(第61回連合大会)講演論文集

巻号頁・発行日

pp.194, 2008 (Released:2010-04-01)

---

半導体集積回路のレイアウト設計CADにおける煩雑な繰り返し作業を軽減することを目的とした設計支援ツール「GDS-Utility」を開発した。その特長は、業界標準となっているレイアウトデータのファイル形式であるGDS-IIに対応したコマンドラインツールであり、追加・削除・変更・情報出力・ファイル操作の5系統からなる単機能なコマンドを組み合わせて利用し軽微な編集が可能なことである。これにより作業時間が軽減され、CADツールをレイアウト設計作業のために有効利用できる。さらにリバースエンジニアリング防止のため、セルの階層構造をフラットにするコマンドを加えて開発したので合わせて報告する。

著者

岩田 徹 寺田 裕 赤松 寛範 松澤 昭 山内 寛行

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス

巻号頁・発行日

vol.97, no.108, pp.43-49, 1997-06-19

参考文献数

3

---

電源電圧1Vの動作を効率よく実現するGate-Over-Driving CMOS(GO-CMOS)Archi-tectureを提案する. 特長は以下の2点である. 1)負荷が小さな部分に関しては, 超低しきい値(-0.1Vかそれ以下)トランジスタを用いる代わりに昇圧電源を印加する. 2)重い負荷を駆動するドライバ回路に関しては, ポンプ回路の過度の負担を避けるために, ゲートのみを昇圧し, ドライバの電源は昇圧せずに外部から直接供給する. GO-CMOSによって, 電源電圧0.5Vにおいて従来の2倍の高速動作, 或いは従来比1/15の低消費電力を実現した.

著者

山内 寛行 岩田 徹 赤松 寛範 松沢 昭

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス

巻号頁・発行日

vol.96, no.226, pp.9-16, 1996-08-23

---

SRM4が0.8V以下の電圧で100MHzの高速動作を要求されるとき, メモリーセルに求められるゲート・ソース間の電圧の昇圧の実現を従来技術の1/14に相当する5mW以下の低消費電力で達成できる回路技術を提案する. それは, 1)データ記憶ノード電位の並行昇圧移動方式, 2) オフセットソース線電位のオーバードライプ方式, 3)クロスポイント選択を可能にする電荷再利用型コラム選択・ワード線方向ソース線駆動力式に特徴をもつ.

著者

横尾 章一郎 山内 寛行

出版者

電気・情報関係学会九州支部連合大会委員会

雑誌

電気関係学会九州支部連合大会講演論文集 平成20年度電気関係学会九州支部連合大会(第61回連合大会)講演論文集

巻号頁・発行日

pp.397, 2008 (Released:2010-04-01)

---

SRAMの動作Marginを統計的なDC解析とTransient解析の二つの解析方法で求め、その結果を比較検討した。Read(Hold)MarginはTransient解析の方がDC解析よりも良く、WriteMarginの値はTransient解析の方がDC解析よりも悪くなった。Transient解析で各Marginのパルス幅を大きくすればDC解析の結果に漸近することが確認された。このことから適切にワード線とビット線のパルス制御幅の動作マージンへの影響を反映できていることが確認できた。発表では詳細な比較データを合わせて発表する。

著者

山内 寛行 赤松 寛範 藤田 勉

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会秋季大会講演論文集

巻号頁・発行日

vol.1994, no.2, 1994-09-26

---

チップ全体の消費電力の半分以上を占める様になってきたデータバスの消費電力を低減する目的で種々の技術が提案されている。例えば、データバスの振幅をダウンコンバーター等の抵抗分割によって0.6Vに制限する方法である。しかし、抵抗分割による振幅制限は、抵抗部によるジュール熱や、DC貫通電流による電力損失を伴う問題がある。一方、上記問題点を解決するために著者らが提案した電荷再利用バス方式は、電源-接地間に並列バスを4対以上積み重ね、その間で上から下のバスへ、1クロック毎に電荷を転送し、再利用するもので、上記電力損失なしに小振幅を実現する方法である。しかし、実際のVLSI、例えばメモリーへの適用を考えた場合、通常データバスは階層構造を持っており、2対が並行レイアウトされたローカルバスと4対以上が並行レイアウトされたグローバルデータバスに分類される。本論文は、レイアウト上、積み重ねるバス数が2対しかないローカルバスにおいても、小振幅で電荷再利用可能なデータバスアーキテクチャーを提案する。

著者

貞方 健太 山内 寛行 山野辺 泰治

出版者

電気・情報関係学会九州支部連合大会委員会

雑誌

電気関係学会九州支部連合大会講演論文集 平成20年度電気関係学会九州支部連合大会(第61回連合大会)講演論文集

巻号頁・発行日

pp.395, 2008 (Released:2010-04-01)

---

CMOSの微細化が進みCMOSの閾値電圧のばらつきがSRAMセルの書き込みマージンに与える影響が深刻になってきている。本研究では、CMOSの閾値電圧のばらつきを統計学的に処理することで書き込みマージンへの影響を、1)感度解析と、2)閾値電圧を正規分布下でモンテカルロ解析を行い、閾値電圧のばらつきに対するSRAMの書き込みマージンのばらつきを求めた。両手法とも、閾値電圧の基準値を400mVとし閾値電圧の標準偏差50mVとすると、変化する書き込みマージンはおよそ46mVの標準偏差を持つばらつきを持つことがわかった。