著者

上窪 勇貴 渡邊 実 川人 祥二

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2011, no.15, pp.1-5, 2011-10-17

---

近年,ロボットや自動車などに自律制御機能が要求されており,リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている.しかし,既存の組み込みシステムはイメージセンサ,プロセッサチップ,メモリチップから構成されることが多く,1000 フレーム/秒以上のリアルタイムな画像認識処理を実現する場合,プロセッサメモリ間の情報転送スピードとプロセッサの処理スピードに問題があった.近年では分散処理を目指しビジョンチップも開発されてきたが,多機能なプロセッサや大容量のメモリをコンパクトに実装することが難しく,画像認識まで行えるビジョンチップは未だ開発されていない.そこで我々は細粒度のプログラマブルゲートアレイをベースに高速動的光再構成型ビジョンチップの開発を進めている.本稿ではレンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャの試験結果について報告する.In recent years, development of a high-speed image processing system is required for autonomous robots, cars, and so on. Since such embedded system must execute image processing operations at 1000 frames/s, there are issues in transferring image information between a processor chip and a memory chip and in processing it. Up to now, some vision chips including processing elements have been developed. However, such vision chip can execute only simple image operations and its performance is insufficient. Therefore, we have been developing a dynamically reconfigurable vision-chip architecture. This paper presents the experimental results of a dynamically reconfigurable vision-chip architecture using a lens array.

著者

井上 学 小林 史典 渡邊 実

出版者

The Society of Instrument and Control Engineers

雑誌

計測自動制御学会論文集 (ISSN:04534654)

巻号頁・発行日

vol.43, no.2, pp.145-152, 2007-02-28 (Released:2013-02-25)

参考文献数

7

---

A time-domain SRC, sampling rate converter, using Fourier interpolation to achieve less gate count than in frequency domain is proposed. The new SRC is implemented in 1/150 of the circuit size of conventional SRC with moderate performance using filters. It can also be used as back-end for filter-type SRC to achieve high performance efficiently.

著者

渡邊 実 佐野 健太郎 高前田 伸也 三好 健文 中條 拓伯

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 B (ISSN:13444697)

巻号頁・発行日

vol.J100-B, no.1, pp.1-10, 2017-01-01

---

近年,FPGAは家電製品,自動車,そして宇宙システムと幅広い用途に使用されている.しかし,2000年代前半まで,FPGAはASICと比較して性能が低く,試作,テスト,研究用途に用いられただけで,量産品に対してはコストあたりの性能に秀でたASICが多用されてきた.これが変わるのが2000年代後半であり,FPGAは最先端のプロセスが利用できる数少ない集積回路の一つとなり,高性能な製品を生み出す主役の座に躍り出た.その代表的なものの一つにFPGAを利用したハードウェア・アクセラレータがあり,その有効性については,MicrosoftがBing検索に用いるデータセンターに対してFPGAを用いたサーバーを開発したり,Intel社がXeonプロセッサにFPGAを実装する等,もはや疑う余地がなくなったと言える.そして今日,FPGAベンダーは開発に多大な工数を要したハードウェア記述言語(HDL)の代わりに,C++からFPGAへの回路実装が可能な汎用的な高位合成ツールの提供を開始している.このような皆高位合成ツール時代のFPGA開発において,各企業が他社との優位性を確保するためには,これら万人向けに作られた汎用高位合成ツールやベンダーから提供されるHDL開発環境等を活用するだけでなく,汎用ツールの弱点を補完でき,より高性能な製品をより少ない工数で開発できる特定用途向けのツール群が必要になる.本論文では既に広く有効性が認知された汎用的な高位合成ツールではなく,まだ認知度が低いが日本で独自に開発が進められる「日の丸」ツール群を紹介する.

著者

中島 真央 渡邊 実

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.107, no.415, pp.49-52, 2008-01-10

被引用文献数

13

---

近年,高速な再構成と大容量のコンテキストの実現を目指して,ホロゲラムメモリを使用した光再構成型ゲートアレイが開発されている.その中で,我々は光再構成型ゲートアレイのVLSI内部から回路情報を保持するための静的メモリを除き,代わりにコンテキスト情報を読み取るフォトダイオードをメモリとしても使用するダイナミック光再構成型ゲートアレイの開発を行っている.本稿では,このダイナミック光再構成型ゲートアレイの高速再構成の性能評価を行った試験結果について報告する.