著者

照屋 大地 宮崎 大智 中條 拓伯

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 D (ISSN:18804535)

巻号頁・発行日

vol.J100-D, no.3, pp.287-297, 2017-03-01

---

複数の高速なデータ入力とインターネットへのデータ出力が必要となる組み込みシステムのプロトタイピングのためのフレームワークPyJerを提案した.PyJerを用いた開発では汎用の高位合成ツールとメモリアクセスチューニングのための高位合成ツールを組合せそれぞれの利点を活かすことが可能となる.これによってSoCを用いた組み込みシステムの高速なプロトタイピングが実現できる.複数ツールの使用に起因する複雑なビルド手順の自動化を行い,開発サイクルの短縮を可能とした.またPyJerによってセンサ入力の並列化を行ったアプリケーションのプロトタイピングを行い,ハードウェア使用率の低いこと,CPUを用いた実装と比較してパフォーマンスの向上が期待できることを確認した.

著者

小池 恵介 太田 淳 大島浩太 藤波 香織 郡 信幸 竹本 正志 中條拓伯

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.53, no.12, pp.2740-2751, 2012-12-15

---

Android端末におけるJava実行の高速化とともに,さまざまなネットワークプロトコルへの対応や,種々のセンサへの柔軟な接続が求められている.そのために,FPGAを活用したReconfigurable Androidを提案し,その有効性,可能性を検証することを目指す.本稿では,Reconfigurable Androidの概念について述べ,FPGAボードにプロセッサカードを搭載したシステムにAndroidを移植し,FPGAによるアクセラレータを実装し,ハードウェア実行可能なJavaのソース部分をFPGA上で実行することにより全体の性能向上を実現する.Dalvik VMが稼働するIntel AtomプロセッサとFPGAとの間において,PCI Expressインタフェースの実装を完了し,DMA転送により150 MByte/secの通信性能を確認した.さらに,FPGAアクセラレータによるAndroidの高速化手法について述べ,実験環境および,プロセッサとFPGA間の通信性能について報告し,アクセラレーションによる性能評価を示す.

著者

山下 貴大 五十嵐 雄太 中條 拓伯

雑誌

組込みシステムシンポジウム2014論文集

巻号頁・発行日

vol.2014, pp.90-95, 2014-10-15

---

近年の GPU や FPGA の発展に伴い,高性能計算において,ハードウェアアクセラレーションによる高速計算が行われるようになった.FPGA 上での回路設計には,HDL による記述とともに C や Java といった高級言語を用いて,高位合成ツールによる回路生成を行い,複雑なアルゴリズムを記述できるようになった.しかしながら,高性能計算にはこれまで Fortran で記述されたライブラリ,パッケージが受け継がれ,今もなおその改良が行われており,現状の高位合成ツールを利用するには,Fortran で記述されたソースプログラムを C や Java に書き換えて合成を行うこととなる.本研究では,Fortran で記述された流体解析アプリケーションを手動で Java のソースに書き換え,高位合成ツール JavaRock-Thrash を用いて Verilog HDL に変換し,性能を評価する.次に,Fortran のソースプログラムを直接 Verilog HDL に変換する高位合成ツール FortRock について紹介し,これまでの高性能計算のソフトウェア資産をハードウェア化するための可能性を示す.

著者

堤智昭 大島浩太 中條拓伯

雑誌

マルチメディア、分散協調とモバイルシンポジウム2014論文集

巻号頁・発行日

vol.2014, pp.1581-1587, 2014-07-02

---

ネットワークの高速化やサーバ仮想化技術の発達により、クラウドコンピューティングに代表される複数のノードが協調して動作を行う分散処理型サービスやネットワーク仮想化が普及している.一方,マイクロ秒やナノ秒レベルの精度でノード間の時刻を同期可能なIEEE1588 PTPv2が登場した.本研究では,高精度に時刻同期されたノードを用いた分散処理制御方式を提案する.これをタイムアウェア型分散処理制御と名付ける.本方式では,予め時刻に応じていつどのような処理を実行するかを記述した動作シナリオと時刻に従ってシステム内のノードをデータが渡り歩き処理が進行する.処理状況確認パケットを送らずとも他ノードの状況を確認でき,効率的な計算資源の割り当てが可能である.方式の実現にあたり,通信遅延やノードの性能や特性に起因する遅延の影響を把握,吸収することが課題となる.そこで,動的に動作シナリオを補正するための処理時刻補正のモデル化を行った.提案方式の有効性を確認するための原理実験用ソフトウェアを開発してプロトタイプシステムを構築し,処理時刻補正のモデルに基づいた処理タイミング補正が正確な時刻に沿った処理において有効であることを確認した.

著者

小島 颯 高田 勝悟 Kesevan Veloo 仲村 将司 中條 拓伯

雑誌

組込みシステムシンポジウム2019論文集

巻号頁・発行日

no.2019, pp.5-8, 2019-08-29

著者

中森眞理雄 金子敬一 並木美太郎 中條拓伯 品野勇治 小谷善行 辰己丈夫

雑誌

情報教育シンポジウム2004論文集

巻号頁・発行日

vol.2004, no.9, pp.175-176, 2004-08-28

---

東京農工大学工学部情報コミュニケーションエ学科では,平成18年度入学試験における個別学力検査(前期日程)に教科「情報」を出題する.そのための試行試験(第1回目)を7月31日に実施する.本報告では,「情報」出題と試行試験の目的,出題内容の方向性,広報活動と社会の反応について述べる.

著者

笹田 耕一 佐藤未来子 河原 章二 加藤義人 大和 仁典 中條拓伯 並木 美太郎

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.44, no.11, pp.215-225, 2003-08-15

参考文献数

11

被引用文献数

10

---

近年,マルチスレッドプロセッサアーキテクチャの研究が盛んである.このアーキテクチャの性能を引き出すためには,システムソフトウェアのサポートが不可欠であるが,従来のモデルでは,カーネルが計算実体を管理するため,このアーキテクチャの利点を十分に活用することができなかった.そこで本研究では,マルチスレッドアーキテクチャ上で効率的に機能するユーザレベルスレッドライブラリの実現方法を検討し,実際に作成した.ライブラリは,1チップが複数持つ実スレッドを管理し,スレッドの並列実行をサポートすることで性能を向上させる.また,プロセッサのスレッド制御命令を利用することで,高速なスレッド制御を可能にする.ユーザレベルでスレッドを管理するうえで困難な問題はOSと協調動作することで解決する.シミュレータによる評価の結果,スレッドの並列実行により最大1.5倍の性能向上を確認した.また,軽量なスレッド制御を実現した.Recently, there are many studies on multithreaded processor architecture. In order to get the higher performance of this architecture, support of system software is indispensable. However, from the view of performance, the advantage of the architecture has not been utilized enough without kernel supports for Architecture (Physical) Threads. In this research, we have designed and developed a thread library that works efficiently on a multithread architecture. Architecture Threads of a processor are managed on a user level library supports to parallelize threads and improve performance. Using the thread control instructions of the processor enables high-speed thread control. Inefficiency when managing threads on a user level would be improved by cooperation with OS. As a result of simulation based evaluation, up to 1.5 times higher performance has been gained by parallel execution. Moreover, we have accomplished a lightweight thread control.

著者

渡邊 実 佐野 健太郎 高前田 伸也 三好 健文 中條 拓伯

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 B (ISSN:13444697)

巻号頁・発行日

vol.J100-B, no.1, pp.1-10, 2017-01-01

---

近年,FPGAは家電製品,自動車,そして宇宙システムと幅広い用途に使用されている.しかし,2000年代前半まで,FPGAはASICと比較して性能が低く,試作,テスト,研究用途に用いられただけで,量産品に対してはコストあたりの性能に秀でたASICが多用されてきた.これが変わるのが2000年代後半であり,FPGAは最先端のプロセスが利用できる数少ない集積回路の一つとなり,高性能な製品を生み出す主役の座に躍り出た.その代表的なものの一つにFPGAを利用したハードウェア・アクセラレータがあり,その有効性については,MicrosoftがBing検索に用いるデータセンターに対してFPGAを用いたサーバーを開発したり,Intel社がXeonプロセッサにFPGAを実装する等,もはや疑う余地がなくなったと言える.そして今日,FPGAベンダーは開発に多大な工数を要したハードウェア記述言語(HDL)の代わりに,C++からFPGAへの回路実装が可能な汎用的な高位合成ツールの提供を開始している.このような皆高位合成ツール時代のFPGA開発において,各企業が他社との優位性を確保するためには,これら万人向けに作られた汎用高位合成ツールやベンダーから提供されるHDL開発環境等を活用するだけでなく,汎用ツールの弱点を補完でき,より高性能な製品をより少ない工数で開発できる特定用途向けのツール群が必要になる.本論文では既に広く有効性が認知された汎用的な高位合成ツールではなく,まだ認知度が低いが日本で独自に開発が進められる「日の丸」ツール群を紹介する.

著者

中條拓伯 藏前 健治 金田 悠紀夫 前川 禎男

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.36, no.7, pp.1719-1728, 1995-07-15

被引用文献数

8

---

本論文では、ワークステーション・クラスタ上においてOSのカーネルに手を加えず、ユーザレベルのソフトウェア制御のみによって、分散共有メモリ(DSM,Distributed Shared?Memory)の構築を試みた結果について報告する。分散共有メモリヘのアクセスの高速化を図るためにアクセス遅延を隠蔽する方法として、ソフトウェア制御のコヒーレントキャッシュを実装する。本稿では、本システムの構成および我々が提案する、無効化に巡回型マノレチキャストメッセージを用いたコンシステンシ・プロトコルについて述べ、基本的な性能評価を行うため、キャッシュヘのミス/ヒットなどのアクセスタイプによる遅延時間を測定した結果を示す、さらに、実際の並列プログラムによりシステムを評価するために、行列の乗算と、SPLASHベンチマークプログラムを実行した場合の性能評価も示す。現有のイーサネットを用いたネットワーク環境では十分な性能を発揮することはできなかったが、今後の高速ネットワーク環境において、本システムの可能性について述べる。

著者

中條 拓伯 城 和貴

出版者

東京農工大学

雑誌

萌芽研究

巻号頁・発行日

2004

---

平成18年度は量子コンピュータの命令セットについて,シミューレータによる動作検証を進めるとともに,FPGAによるエミュレータテストベッドボードの実現を試みた.また,国内外の旅費を中心に用いてさまざまな研究者の意見や成果発表を行った.申請者はすでに,ShorやGroverのアルゴリズムを解析し,汎用量子コンピュータに必要とされる具体的な命令について検討を行い,従来の計算機アーキテクチャの観点から量子コンピュータの持つべき命令セットを洗い出している.さらに,その命令セットを実現する汎用の量子コンピュータアーキテクチャの内部ブロックの仕様を確定し,データパスはそれぞれのユニットの制御信号の設計を行った.ここで提案するアーキテクチャは,まずShorの因数分解アルゴリズムに代表される数種の量子アルゴリズムを検証した結果より抽出された量子命令セットを含む.そして,進展が目覚しい量子通信分野において,その基礎理論となる量子テレポーテーション理論を用いてコンポーネント間の情報伝達を行い,さらに量子コンピュータにユニークな,量子初期化レジスタ,量子が絡み合った状態のEPRペアから構成されるEPRレジスタ,量子ALUをコンポーネントとして含む量子ユニットと従来のモデルとしてのフォンノイマン型ユニットを融合した形態のハイブリッドアーキテクチャである.また,これまでのプログラム内蔵方式とソフトウェアを柔軟に継承することが可能になる.本アーキテクチャが,大規模な量子計算を量子ワイヤリングで全て構成された量子回路で処理するような完全な量子コンピュータが数十年後に実現されるであろうその一歩手前のプロトタイプとして位置付けられるという点で意義高いものと考える.

著者

榎戸 健二 三好 健文 小池 恵介 船田 悟史 藤波 香織 中條 拓伯

雑誌

組込みシステムシンポジウム2012論文集

巻号頁・発行日

vol.2012, pp.144-153, 2012-10-10

---

FPGA 搭載の Android 機器の一形態として Reconfigurable Android を開発し, Android における FPGA によるアプリケーションの高速化を試みている.そのハードウェア・アクセラレーションを設計・開発する上で, Java 言語で記述されたソースコードを直接 VHD Lコードに変換する JavaRock に着目し,その利用可能性の検討を進めている.本研究では JavaRock により合成された回路をさまざまな視点で分析することによって JavaRock の持つ特徴,性能の評価を行い,今後 Reconfigurable Android 上において開発環境として利用する上での課題について検討を行う.

著者

太田 淳 三輪 忍 中條 拓伯

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.4, no.3, pp.115-132, 2011-05-12

---

Android 端末では,Java プログラムは,Dalvik バイトコードと呼ばれる独自のバイトコードに変換され,VM を介して実行される.VM による実行は時間がかかるため,Java バイトコードを携帯端末で実行する場合は,ハードウェア・アクセラレーションがよく行われる.一方,Dalvik バイトコードの場合は,まだ歴史が浅いため,その高速化に関する研究は十分でない.そこで我々は,携帯端末における Dalvik バイトコード実行の高速化機構として,Dalvik アクセラレータを開発することにした.バイトコードの各オペランドはメモリ上に存在するため,単純にアクセラレータを実装すると,多数のメモリ・アクセスが発生してしまう.この問題に対し,物理レジスタを最大限活用することでメモリ・アクセスを削減する機構を提案する.本機構により,大部分のメモリ・アクセス命令を削減できることが分かった.

著者

田邊 昇 Boonyasitpichai Nuttapon 中條 拓伯

出版者

情報処理学会

雑誌

研究報告ハイパフォーマンスコンピューティング(HPC) (ISSN:18840930)

巻号頁・発行日

vol.2010, no.16, pp.1-10, 2010-12-09

---

各種プロセッサのメモリシステムにおける不連続アクセスにおける問題を解決するために筆者らは先行研究で後付けが可能な Scatter/Gather 機能を有する拡張メモリシステムを提案した。これまで Wisconsin ベンチマーク、疎行列ベクトル積などのアプリケーションで評価を行ない、有効性を示してきた。それらの評価研究では提案拡張メモリシステム側のスループットを十分にできるということが前提であった。本報告ではその前提が成り立つか否かについて、メモリシステム側のスループットの実現性を DRAMsim2 ベースのシミュレーションによって評価した。その結果、DDR3・8bit 幅・8 チャネル以上で先行研究の結果の正当性を支持する所望のスループットが得られることを確認した.In order to overcome the problems of discontinuous accessing in memory systems of various processors, we have proposed an extended memory system which has an additional function of scattering and gathering. So far, we have been evaluating our proposed system with Wisconsin benchmark suites and sparse matrix vector multiplications etc. In the evaluations, we assumed that throughput of our proposed memory system was sufficient. In this paper, we have confirmed the assumption on feasibility of throughput of the memory system is correct or not with a simulator based on DRAMsim2. As the result, we have confirmed desired throughput which can justify the proceeded results can be implemented with DDR3 of 8 bits width over 8 channels.

著者

矢野 裕章 中西 正樹 三輪 忍 中條 拓伯

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告. 計算機アーキテクチャ研究会報告 (ISSN:09196072)

巻号頁・発行日

vol.181, pp.75-80, 2009-01-06

---

現在,東京農工大学共生科学技術研究院を中心に共生情報工学プロジェクトが推進されている.今後のマルチコアプロセッサや組み込み機器で構成される並列/分散ネットワーク環境において、仮想マシンを構築することで汎用的な計算環境を実現することを目的とする.その大規模分散環境において,利用するプロセッサの台数の増加にしたがって性能を向上させるための組み込み仮想プロセッサの概念を提案する.そして,その実験評価システムについて示し,実装の方向性について述べる.

著者

金井 遵 森 拓郎 荒木 健志 田邊 昇 中條拓伯 並木 美太郎

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告数理モデル化と問題解決(MPS) (ISSN:09196072)

巻号頁・発行日

vol.2006, no.68, pp.59-62, 2006-06-26

被引用文献数

1

---

本論文では,分散ファイルシステム(DFS)およびメモリマップトファイル機能を利用してOSに手を加えることなく分散共有メモリ(DSM)を実装し,カーネルに手を加えることができないコモディティOS上でクラスタシステムを実現する方法を提案する.大容量バッファを持った高速なネットワークインターフェースであるDIMMnetF2を用い,Windows上で複数のDIMMnet-2の大容量バッファをまとめて-つのDFSおよび,DSMとして利用するドライバとライブラリを設計,実装した.評価では実際に,DSMを用いていくつかの分散処理実験を行った.特に行列乗算による評価では,2ノードの分散処理において1.99倍の性能向上が予測できた.This paper describes implemention of Distributed Shared Memory(DSM)by using Distributed File System(DFS) and Memory Mapped File without changing souce code of OS in order to implement PC Cluster System for a non-open source commodity OS. We have designed and implemented a DFS device driver and a DSM library by plural high-speed network interface cards named DIMMnet-2 with mass buffer for Microsoft Windows. As a result of matrix multiplication evaluation,up to 1.99 times higher performance has been gained by 2-nodes distributed parallel execution.