著者
中田 尚 吉見 真聡 片桐 孝洋 吉瀬 謙二 岡本 吉央 津邑 公暁
雑誌
研究報告計算機アーキテクチャ(ARC)
巻号頁・発行日
vol.2009-ARC-184, no.24, pp.1-6, 2009-07-28

先進的計算基盤システムシンポジウム SACSIS2009 併設企画として,マルチコアプログラミングコンテスト 「Cell チャレンジ 2009」 を開催した.文字列の編集距離を求める規定課題部門,および各チームが自由に課題を設定できる自由課題部門の 2 部門で行ったところ,のべ 77 チームの参加を集め,盛況に終えることができた.本稿では,Cell チャレンジ 2009 の実施報告を行う.
著者
須賀 圭一 山原 幹雄 中田 尚 中島 康彦
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告システムソフトウェアとオペレーティング・システム(OS) (ISSN:09196072)
巻号頁・発行日
vol.2007, no.83, pp.17-22, 2007-08-03
被引用文献数
2

近年,携帯情報機器に対しても高度なマルチメディア処理が要求されてきており,性能向上のために専用プロセッサが搭載されている.しかし,複数プロセッサの搭載は消費電力の増大を招くため,組み込み機器として用いる場合は問題になる.そこで我々は,既存のマルチスレッド実行を拡張して,複数アーキテクチャを同時実行する OROCHI プロセッサを提案している.ただし,本プロセッサを厳密に性能評価するためには OS の搭載が必要であり,入出力や主記憶など周辺機能を装備しなければならない.本論文では,異種命令セットを同時実行するプロセッサを想定し,OSが稼働する実験環境構築のために必要な検討課題と解決策について報告する. また,予備的評価として,クロックアキュレートなシミュレータを用いて OS を動作させ,ソフトウェア割り込みの処理形態に応じた挙動について評価を行った.Recently, mobile devices and embedded equipments are required to execute multimedia programs which have much IPL. Equipped with application specific processors, high performance can be achieved. However, this solution leads to power consumption problem. Thus we proposed a heterogeneous SMT processor OROCHI, which can support multiple instruction sets simultaneity. To estimate the processor performance under working OS code, we developed the experimental circumstance which has the peripheral, I/O and main memory.In this paper, we discuss the OS environment for an SMT processor executable with multiple instruction sets. As a consequence, we estimate cache performance under working OS code using clock accurate simulator.
著者
岡本和也 薦田登志矢 中田尚 三輪忍 佐藤洋平 植木浩 林越正紀 清水徹 中村宏
雑誌
研究報告組込みシステム(EMB)
巻号頁・発行日
vol.2012-EMB-26, no.4, pp.1-8, 2012-09-03

マイクロプロセッサを備えたセンサであるスマートセンサは,周囲の状況を周期的にサンプリングし,センシングした結果に簡単な処理を施し,その結果をメインのシステムへ送信する,周期的リアルタイムシステムの一種である.ただし,一般的なリアルタイムシステムとは異なり,入力データのサンプリング周期とデータ送信 (デッドライン) の周期が必ずしも一致するわけではなく,一般には,後者の周期が前者の周期よりもはるかに大きい.そのため,データの入力間隔に合わせてシステムがデータを処理するのではなく,データを一旦バッファに格納しておき,いくつかのデータがバッファに溜まったらシステムを起動して処理を行い,処理が完了したらシステムをシャットダウンする,という制御が可能である.このような制御を行えば, DVFS や動的電源制御などの従来の制御を行う場合よりも,省電力なシステムを実現できると考えられる.本稿では,上述の制御を行うシステムのモデルを提案し,既存の制御手法と比較する.評価の結果,既存手法と比べて消費エネルギを 79.6% 削減できることがわかった.
著者
中田 尚美
出版者
神戸海星女子学院大学
雑誌
神戸海星女子学院大学研究紀要 (ISSN:13468154)
巻号頁・発行日
vol.50, pp.69-74, 2011

2000年から実施されているPISA調査は、単なる知識・技能の習得をこえた新しい能力像を示した。それは、「言語や知識を理解し利用し、それに基づいて判断することで、思慮深い市民として社会に参加する能力」としてのリテラシーを測る調査であり、多くの人々の関心を引いた。また、その結果が日本の教育に大きな影響を与えた。PISAリテラシーは元来「機能的側面(既存社会への効果的で適応的な対応)」と「批判的側面(既存社会の変革)」の両面をもっていた。しかし、今日、両義性は失われて社会への適応という意味だけが肥大化しつつある。PISAリテラシーの両義性をもう一度取り戻し、そこに社会の在り方を問い直す視座を取り入れていくことが求められている。
著者
中田 尚 津邑 公暁 中島 浩
出版者
一般社団法人情報処理学会
雑誌
情報処理学会論文誌. コンピューティングシステム (ISSN:03875806)
巻号頁・発行日
vol.46, no.12, pp.98-109, 2005-08-15
被引用文献数
3

集積回路技術の進歩にともない, マイクロプロセッサの構造は高度化・複雑化している.このような高度なマイクロプロセッサの研究・開発や, それを組み込んだ機器のハードウェア・ソフトウェア協調設計においては, その機能・性能を検証するためのcycle accurateなシミュレータが不可欠である.しかし, 現状のシミュレータは一般に低速であり, 開発の効率化の障害となっている.これに対して, スケジューリング計算の高速化によりシミュレータの高速化が提案され, 効果をあげている.一方で, スケジューリング計算が高速化することにより, 命令エミュレーションの実行時間がシミュレーション時間全体に占める割合が相対的に大きくなっており, シミュレーションのさらなる高速化のためには, 命令エミュレーションの高速化が課題となっている.本論文では, 個々のワークロードに対して最適化されたシミュレータを生成することにより, 命令エミュレーションの高速化を図る.これにより, 可搬性を損なうことなくバイナリ変換を適用した場合と同等の高速化を達成することができる.SPEC CPU95ベンチマークを用いて評価を行った結果, SimpleScalarのsim-fastに対して, 最大34倍, 平均19倍のシミュレーション速度の向上が確認できた.
著者
中田 尚 津邑 公暁 中島 浩
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告. 計算機アーキテクチャ研究会報告 (ISSN:09196072)
巻号頁・発行日
vol.2005, no.80, pp.97-102, 2005-08-03
被引用文献数
1

高度なマイクロプロセッサの研究・開発や, それを組み込んだ機器のハードウェア・ソフトウェア協調設計においては, その機能・性能を検証するためのcycle accurateなシミュレータが不可欠である.しかし, 既存のシミュレータは一般に低速であり, 開発の効率化の障害となっている.これに対して, スケジューリング計算の高速化や命令エミュレーションの高速化が提案され, 効果を上げている.一方, これらの実行時間短縮により, キャッシュシミュレーションの実行時間の割合が相対的に大きくなり, その短縮がシミュレーションのさらなる高速化のための課題となっている.本論文では, 個々のキャッシュに対して最適化されたシミュレータを生成することにより, キャッシュシミュレーションの高速化を図る.SPEC CPU95ベンチマークを用いて評価を行った結果, SimpleScalarのsim-cacheに対して, 最大14.1倍, 平均8.3倍のシミュレーション速度の向上が確認できた.