著者

中田 尚 吉見 真聡 片桐 孝洋 吉瀬 謙二 岡本 吉央 津邑 公暁

雑誌

研究報告計算機アーキテクチャ(ARC)

巻号頁・発行日

vol.2009-ARC-184, no.24, pp.1-6, 2009-07-28

---

先進的計算基盤システムシンポジウム SACSIS2009 併設企画として,マルチコアプログラミングコンテスト 「Cell チャレンジ 2009」 を開催した.文字列の編集距離を求める規定課題部門,および各チームが自由に課題を設定できる自由課題部門の 2 部門で行ったところ,のべ 77 チームの参加を集め,盛況に終えることができた.本稿では,Cell チャレンジ 2009 の実施報告を行う.

著者

田中雄一郎 笹河良介 佐藤真平 吉瀬謙二

雑誌

研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2013-EMB-28, no.26, pp.1-6, 2013-03-06

---

近年では,ソフトプロセッサがFPGAを使用するシステムにおいて一般的なコンポーネントとなっており,制御やデータ処理などの幅広い機能を実現するために使用されている.小型デバイスにおいてハードウェア容量は限られており,多機能・高性能化においてその容量制限が障害となる.ゆえに,小さいソフトプロセッサの開発が重要である.このようなソフトプロセッサの既存研究に,Supersmall Soft Processorが存在する.本研究ではSupersmall Soft Processorを元に使用面積の削減,並びに性能向上を目指すUltrasmall Soft Processorを提案する.Supersmall Soft Processorに対し,主要データパスの2ビット化,状態遷移の最適化,マルチプレクサの入力ロジックを含む最適化を施す.その結果,Virtex-7においてハードウェア量の削減を達成し,1.88倍のIPCを実現した.また,Ultrasmall Soft Processorの応用としてメニーコア化を検討する.

著者

小川 愛理 吉瀬 謙二

雑誌

第77回全国大会講演論文集

巻号頁・発行日

vol.2015, no.1, pp.175-176, 2015-03-17

---

FPGAの性能向上に伴い、これまでASICが採用されてきた分野においてもFPGAが用いられるようになっている。今後、OSの動くコンピュータシステムにおいてもFPGAが用いられるようになるであろうと考え、我々はLinuxの動くFPGAシステムを提案している。提案したFPGAシステムでは、計算機で最も一般的なISAであるx86をサポートしている。FPGAシステムの開発では、x86をサポートしかつOSが動く既存のFPGAシステムを改良することで、開発期間の短縮を目指している。しかし、既存のシステムは現代のモダンな計算機と比較して非常に低速であり、実用的なシステムとは言えない。そのため我々は、回路を分離して動作周波数を改善することで、システムの高速化を図った。本稿では、そのアプローチについて述べる。

著者

高前田−山崎伸也 吉瀬謙二 佐藤充

雑誌

第74回全国大会講演論文集

巻号頁・発行日

vol.2012, no.1, pp.71-72, 2012-03-06

---

サーバー中に用いられるネットワークの性能向上のために,光ファイバーを活用したインターコネクトシステムが注目されている.特に,コンシューマ向け光インターコネクトデバイスの登場により,その低価格化が期待される.しかしコンシューマ向け光デバイスは,その価格の反面,送信端レーザーのVCSELに起因する低い信頼性による故障発生が懸念される.本稿では,信頼性を高めるためにコンシューマ向け光ケーブルを集約したサーバーインターコネクトを対象とした,トラフィックのスケジューリングアルゴリズムを提案する.流れるトラフィックの性質に応じた優先度を用いてスケジューリングすることで,高い性能を達成する.

著者

藤浪 将 眞下 達 吉瀬 謙二

雑誌

第78回全国大会講演論文集

巻号頁・発行日

vol.2016, no.1, pp.117-118, 2016-03-10

---

教育,研究用プロセッサは中身がわかりやすいことが重要である.自由に使えるオープンな命令セットとして,RISC-Vがある.しかし,RISC-Vのインオーダ実行プロセッサであるRocket Coreは教育用でありながら,Chiselといわれる独自の言語で記述されており,可読性が低く,改良しにくいという欠点がある.一方,オープンソースのアウトオブオーダ実行プロセッサはまだ数が少なく,教育,研究ともに需要があると考えられる.そこで我々は,FPGA上で動作する,RISC-Vを用いたアウトオブオーダ実行のプロセッサを一般的なVerilog HDLで開発する.

著者

吉瀬 謙二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会誌 (ISSN:21882355)

巻号頁・発行日

vol.97, no.9, pp.758-763, 2014-09-01

---

計算機アーキテクチャ分野の研究者及び技術者を対象とする新しい試みとして,ハイパフォーマンスプロセッサ設計コンテスト(The 1st IPSJ SIG-ARC High-Performance Processor Design Contest)を企画・実施した.決められたFPGAボードを用いて,性能の高い計算機システムを設計したチームが優勝である.決勝は2014年1月に行われ,予選を通過した11チームによる戦いが繰り広げられた.本稿では,このデザインコンテストの設計と実現について述べる.

著者

吉瀬 謙二

出版者

東京工業大学

雑誌

基盤研究(C)

巻号頁・発行日

2013-04-01

---

本研究では,ハードウェア記述言語を用いて現実的なCoreSymphonyマイクロアーキテクチャの開発と動作検証をおこなった.すなわち,マイクロアーキテクチャレベルの工夫により,CoreSymphonyの回路規模の削減を達成した.また,FPGAボード間の通信としてシリアルATAケーブルを用いた高速シリアル通信の評価をおこない,高いバンド幅のデータ転送が可能であることを確認するとともに,この高速通信ポートおよびFPGA,DRAMを搭載する計算機アーキテクチャ研究に適したボードの設計をおこなった.

著者

中塚裕志 池田貴一 吉瀬謙二

出版者

一般社団法人情報処理学会

雑誌

研究報告計算機アーキテクチャ(ARC)

巻号頁・発行日

vol.2014, no.5, pp.1-2, 2014-01-16

---

一般に,動作周波数は,パイプライン段数を増やすことで向上させることができる.FPGA は再構成可能な LSI であるがゆえに,ロジックとフリップフロップの接続に制限がある.我々は,この制限に着目し,パイプラインステージを決定することで,コンテストで配布された汎用プロセッサのデザインの動作周波数の向上を図る.

著者

佐野 伸太郎 佐野 正浩 佐藤 真平 三好 健文 吉瀬 謙二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)

巻号頁・発行日

vol.109, no.296, pp.31-36, 2009-11-13

参考文献数

10

---

プロセッサに搭載されるコア数が増加したメニーコアアーキテクチャでは,プログラム中の並列性を活用することで,その演算性能を引き出すことが重要になる.我々が評価したところ,メニーコアアーキテクチャでは,並列化したタスクのコアへの配置方法が性能に影響を与えることがわかった.しかし,プログラマが最適な並列化タスクのコアへの配置(タスク配置)を記述することが困難であるため,コンパイラなどのツールによって最適なタスク配置を与えることが望まれる.本稿では,タスク配置を最適化する手法の確立を最終目的として,実行時間とタスク配置の関係性について評価する.まず配置をランダムに決定した場合の実行時間を求め,次に各配置を特徴づけるパラメタである通信量や通信路における衝突などとの関係性について考察する.

著者

佐野 伸太郎 吉瀬 謙二

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.4, no.4, pp.96-109, 2011-10-05

---

Network-on-Chip で接続されたコアを持つメニーコアアーキテクチャでは,並列化されたタスクのコアへの割り当て方によって性能が大きく変化する.そこで,自動的に最適なタスク配置を求めることが望まれる.本論文では,メニーコアプロセッサの性能向上を目指すタスク配置手法として,パターンに基づいた配置手法を提案する.シミュレータを用いた評価から,提案手法は NAS Parallel Benchmarks において有用性を確認した.

著者

上田 和紀 吉瀬 謙二 土村 展之 湯淺 太一 権藤 克彦 本位田 真一

出版者

日本ソフトウェア科学会

雑誌

コンピュータ ソフトウェア (ISSN:02896540)

巻号頁・発行日

vol.26, no.4, pp.4_2-4_16, 2009-10-27 (Released:2009-12-27)

著者

塚本 智博 片桐 孝洋 吉瀬 謙二 弓場 敏嗣

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.17, pp.55-60, 2007-03-01

被引用文献数

1

---

本研究では,プロセッサの省電力化を目的として,DVFS制御を利用したプロファイル情報に基づく最適化コンパイラを開発した.プログラムの稼動条件による時間的制約と電力的制約のそれぞれに対応する最適化方として,(1)実行時間の増加を許容範囲内に抑えて消費電力量を削減する,(2)消費電力量を許容範囲内に抑えてできるだけ高い性能を達成する,という2つを設定した.また,x86プロセッサが持つタイムスタンプカウンタをプロファイル情報として利用することで,オーバヘッドを低く抑えてプロファイルできることを示した.本最適化コンパイラにより,ユーザが指定する実行時間の許容範囲に対して,平均で5%程度の誤差に抑えて,プロセッサの消費電力量を削減できることを確認した.また,消費電力量の許容範囲に対しては,平均で5%程度の誤差に抑えられることを確認した.We developed an optimization compiler based on the profile information that uses DVFS control for power-saving of CPU. We set two optimization policies, to this optimization compiler :(1)optimization based on the threshold of execution time; (2)optimization based on the threshold of energy consumed. In addition, we implemented a profile option with a low overhead using the x86 processor's Time Stamp Counter into this optimization compiler. We conclude that our optimization compiler is acceptable, since it has only 5% error on average to a specified parameter threshold from users.

著者

渡邉 伸平 藤枝 直輝 若杉 祐太 高前田 伸也 森 洋介 吉瀬 謙二

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.116, pp.23-28, 2008-11-20

被引用文献数

3

---

FPGA デバイスの大容量化に伴い,柔軟かつ効率的な組込みシステム開発に適したソフトプロセッサ(ソフトマクロのマイクロプロセッサ)の利用が広がっている.我々は,本研究室で開発している MIPS システムシミュレータ SimMips の MIPS コア部分を Verilog HDL に移植することにより,シンプルでカスタマイズ可能な MIPS32 命令セットの一部を実装するソフトプロセッサである MipsCore,及び MipsCore を利用したシンプルな組込みシステム Simplem を開発している.本稿では,MipsCore の開発背景とそのコンセプトについて述べ,既存のソフトプロセッサとの比較を行う.さらに Simplem 及びその上で動くアプリケーションについて述べる.The growth of FPGA device capacity enables us to use soft-processor which makes development of embedded system flexible and efficient. We are developing a simple and full-customisable MIPS32 ISA soft-processor MipsCore and a simple embedded system Simplem including MipsCore. To develop MipsCore, we use SimMips 窶俳ur designed MIPS system simulator窶髏. In this paper, we first describe the background and concept of MipsCore and compare with other soft-processors. We also describe about Simplem and applications run on it.

著者

吉瀬 謙二

出版者

東京工業大学

雑誌

若手研究(B)

巻号頁・発行日

2010

---

コア融合機能を持つメニーコアプロセッサとして開発を進めているCoreSymphonyとして,効率的で現実的なアーキテクチャを提案し,FPGAをターゲットとする実装をおこなった.この研究プロジェクトの主な貢献は次の通りである.(1)効率的で現実的なコア融合機能を持つメニーコアアーキテクチャとしてCoreSymphonyを提案した.既存のアウトオブオーダ実行のコアをベースにして,アプリケーションのバイナリの互換性を維持しつつ,プロセッサのフロントエンド部分での通信を大幅に排除している.(2)CoreSymphonyを実現するために解決すべきマイクロアーキテクチャ的な問題点を明確にした.(3)マイクロアーキテクチャ的な問題点を解決する洗練された方式を示し,その実装を明らかにした.(4)FPGAをターゲットとし,4コア構成の提案アーキテクチャを実装することで,その実現可能性を明らかにした.

著者

加藤 敏洋 平田 富夫 斉藤 豊文 吉瀬 謙二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-II, 情報・システム, II-情報処理 (ISSN:09151923)

巻号頁・発行日

vol.78, no.12, pp.1750-1757, 1995-12-25

被引用文献数

11

---

本論文では,サイズがN×Nの2値画像のユークリッド距離変換をO(N^2)時間で実行するアルゴリズムを与える.距離変換とは,入力として与えられた2値画像の各画素についてそこから最も近い0画素への距離を求める処理で,ディジタル画像処理における基本的な処理である.このアルゴリズムは,4近傍距離や8近傍距離などユークリッド距離以外の他の距離についてもアルゴリズム中の距離関数を置き換えるだけで距離変換が実行でき,その意味で一般的な距離変換アルゴリズムとなっている.また,p(1≦p≦N)台のプロセッサを用意すればO(N^2/p)時間の並列アルゴリズムが得られ,これまでの並列アルゴリズムより効率が良い.

著者

吉瀬 謙二 片桐 孝洋 本多 弘樹 弓場 敏嗣

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)

巻号頁・発行日

vol.88, no.2, pp.143-154, 2005-02-01

参考文献数

16

被引用文献数

9

---

本論文では, 機能レベルのプロセッサシミュレータであるSimCore/Alpha Functional Simulator Version 2.0 (SimCore Version 2.0)の設計と実装について述べる.SimCore Version 2.0の主な特徴は次のとおり.(1)機能レベルシミュレータとして豊富な機能を提供する.(2)C++で記述して, 2, 800行というコンパクトな実装により実現する.(3)プログラムローダの機能を分離する.(4)グローバル変数を排除して可読性と機能の向上を図る.(5)動作検証機能を提供する.(6)多くのプラットホームに対応する.(7)同様の機能を提供するSimpleScalarツールセットのsim-fastと比較して19%の高速化を達成する.

著者

吉瀬 謙二 佐々木 豊

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.17, pp.245-250, 2007-03-02

---

今日のパイプライン段数の多い高性能プロセッサにおいては,分岐予測ミスのペナルティが大きいために分岐予測の精度がその性能を左右する.しかし最近では,回路面積の削減などのためにハードウェアでおこなう分岐予測を簡素化した高性能プロセッサが市場に出荷されている.そのような簡素なハードウェア分岐予測しか持たないプロセッサでは,分岐予測ミスが多発することで性能を低下するおそれがある.本稿では,簡素なハードウェア分岐予測しか持たないプロセッサを対象として,従来はハードウェアでおこなっていた分岐予測をソフトウェアで実現するソフトウェア分岐予測の枠組みを提案する.また,Cellプロセッサに含まれるSynergisticProcessorElementにおけるソフトウェア分岐予測の可能性を検討する.バブルソートをベースにして飽和型2ビットカウンタ方式のソフトウェア分岐予測を実装する場合に,予測精度の向上および分岐予測ミスペナルティの削減が可能であること,最大で17%の性能向上を得られることを確認する.Accurate branch prediction is important for modern high performance processors. In order to improve the prediction accuracy, many hardware branch predictions have been investigated. On the other hand, a processor with very simple hardware branch prediction is appearing in a market. In this paper, we introduce the framework of software branch prediction that predicts branch outcome by software with minimal hardware support. We evaluate the framework on a Synergistic Processor Element of the Cell Broadband Engine Processor. Our preliminary experimental results using a bubble sort programs how that a software branch prediction of a two-bit saturating counter gives better prediction accuracy and achieves the maximum performance gain of 17%.