著者

上山 真生 水頭一壽 山崎 信行

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.32, pp.203-208, 2008-03-28

---

本論文では,ロボット制御に必要なリアルタイム性をOSが保証するための時間管理機構を提案する.まず,周期タスクのデッドラインがデッドラインをミスしないことを保証するために,周期タスク生成時にアドミッションコントロールを行う.従来のリアルタイムOSでは,実行タイミングの予測性が高い静的優先度アルゴリズムが採用されてきたが,理論的に任意のタスクセットについてデッドラインを保証可能な資源利用率が低く,アドミッションコントロールとは相性が悪かった.しかしながら,本リアルタイムOSでは,モータ制御のように実行タイミングジッタを許容しないタスクの実行を,タイマ割込みサービスルーチンに任せる.ジッタを許容しないタスクを周期タスクのスケジューリングから分離したことにより,周期タスクのスケジューリングの際にジッタを考慮しなくてすむため,実行タイミングの予測性は低いが,理論的に保証可能な資源利用率の高い動的優先度アルゴリズムを採用することが可能となる.この時間管理機構により,リアルタイム性を保証しつつ,計算資源を有効に使うことが可能となる.This paper describes the time management functions of a real-time operating system (RTOS) for sophisticated robot control. A robot motion control consists of hard deadline tasks. Therefore, our RTOS has an admission control function which is called at task creation to ensure meeting these deadlines of all periodic tasks. Our RTOS supports Earliest Deadline First (EDF) scheduling algorithm, due to segregate timing critical tasks from periodic task scheduling by using timer interrupt service routine.

著者

神戸 隆行 Lovic Gauthier Victor Goulart Antoine Trouve 平木 哲夫 山﨑陽介 村上 和彰

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.4, pp.97-102, 2007-01-23

---

Redefis は SoC の計算エンジンとなる動的再構成可能な ASIP(アプリケーション特化命令セット・プロセッサ)を動的再構成可能プロセッサを用いて実現するプラットフォームである。Redefis は Redefis プロセッサとソフトウェア開発ツールである Redefis ツールから成る。Redefis プロセッサは実行時再構成可能な LUT ベースの演算装置を備え、それをカスタム命令を介して利用できる。Redefis ツールは Redefis プロセッサでアプリケーションに特化したカスタム命令を実現するための演算装置の構成情報とそのカスタム命令を用いるオブジェクトコードの両方を汎用の高級言語(ここではC言語)で記述されたアプリケーションのソースコードから生成する。以前開発した試作 Redefis プロセッサ Vulcan とそのた開発ツールとして Redefis ツール・チェインの経験を踏まえて新たな試作プロセッサとして Vulcan2 を開発しつつあり、また、Redefis ツールを C コンパイラの枠組みに統合して新たに ISAcc コンパイラ開発した。Redefis is a design platform for designing dynamically reconfigurable ASIPs (Application Specific Instruction Set Processors), which are going to be used as engines in future SoCs. The platform consists of the Redefis processor and its SW development toolset. The Redefis processor contains a LUT-based reconfigurable module capable to be reconfigured on-the-fly via custom instructions. The Redefis toolset analyzes the target application (written in high level C language) and generates specialized Custom Instructions which are referenced in the final compiled object code of the application. An early prototype of the Redefis processor, called "Vulcan" with its relative tool-chain have been developed. Based on the know-how obtained, a new prototype, "Vulcan2", and a restructured development toolset, called ISAcc, which integrates the previous Redefis design tool-chain into C compiler framework.

著者

川原貴裕 松浦 知史 洞井晋一 藤川 和利 砂原 秀樹

雑誌

情報処理学会研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2008, no.32(2008-EMB-008), pp.209-214, 2008-03-28

---

近年,大規模センサデータ共有基盤が構築され運用されている.このような情報基盤では,目的の異なる個人や団体が設置するセンサのデータを収集することで,高密度データの管理・運用が可能となる.このときユーザや開発者がデータ収集・利用を容易に行うためには,共有するデータの形式が統一されている必要がある.そのため,センサゲートウェイには各センサの通信手順やデータ形式といった仕様の差異を隠蔽するためミドルウェアが実装される.ここで現状の問題点として高いミドルウェア開発コストおよび更新コストがある.これらミドルウェアの問題はデータの共有を望む設置者や運用者にとって負担となり,共有するデータ量の増加を妨げる要因となっている.本研究ではXMLで記述したプラグインを読み込むことにより,多様なセンサに対応するミドルウェアを開発した.本ミドルウェアはセンサ毎に異なる仕様を抽象化し,任意の形式のデータを出力する.本ミドルウェアを小型CPUボードArmadillo-210に実装し,有効性を検証した.その結果作業工程から特に高コストなソースコードの記述を削減出来ることを確認した.これにより,大規模センサデータ共有基盤において,データの収集量の増加を妨げていた要因である高いミドルウェア開発コストおよび更新コストを大幅に軽減した.

著者

植田 健太 小板 隆浩 佐藤健哉

雑誌

情報処理学会研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2008, no.116(2008-EMB-010), pp.51-57, 2008-11-20

---

近年ネットワークに対応した機器が増加しており,ネットワークに対応した機器を操作する研究や,ネットワークインタフェースを持たない機器をネットワークに対応させる研究などが行われている.今後,様々な機器や Web サービスが連携し,動作する環境が望まれる.また,ユーザにとっては, Web サービスや機器を自由に組み合わせることが望まれる.しかし,現在,様々な技術仕様が存在するため,機器を統一したインタフェースで連携させることは難しい.本論文では機器と Web サービスとの連携を考慮し,REST アーキテクチャに従った機器連携手法を設計する.そして,この設計に従った Web インタフェースを用いることで,ネットワークインタフェースを持たない機器,ネットワークに対応した機器,インターネット上に公開されている Web サービスそれぞれの技術仕様が互いに連携できる手法を提案し,その有用性を議論する.

著者

斉藤直希渡部謹二小川清 大澤史郁 大槻直哉 小川 清 大澤 史郁 大槻 直哉

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2006, no.69, pp.25-30, 2006-06-27

---

TOPPERS/JSP は,オープンソースのμITRON4.0 Standard Profile 準拠のカーネルである。名古屋市工業研究所ではTOPPERS/JSP で開発できる人材の育成研修を行ってきた。今年度の研修では,C 言語の知識のみを前提として1年以内にM16C/M32C シリーズ内のCPU 又は評価ボードへの移植を行う人材の育成を一つの目標としている。そこで,TOPPERS/JSP 開発の手順と移植の手順を考察し,移植に必要な情報,ツール及び知識を構成管理表としてまとめた。TOPPERS/JSP is an open source implementation for just standard profile on microITRON 4.0. There are many porting to various micro-processor series. A configuration list isproposed with information, tools and knowledge for porting to Renesas M16C/M32C microprocessor series.

著者

児玉 公信 水野 忠則

出版者

情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.52, pp.49-56, 2007-05-28

---

ソフトウエア工学では,建築学のパタン・ランゲージをノウハウの記述形式という側面のみに注目して,デザイン・パターンやソフトウエア・アーキテクチャ・パターンといった大きな成果を産んだ.しかし,パタン・ランゲージのもう一つの側面である「たゆまざる道」という継続的な活動に着目すると,これは,情報システムの要求記述や設計制約を,組織学習として組み込んだ理想的な仕組みであることがわかる.本稿では,こうした観点から,企業情報システム構築のプロセスを,「情報システムサイクル」として規定し,これにパタン・ランゲージを組み込むことの意義と課題について議論する.Software engineering yielded the big fruits of the Design Patterns and POSA, etc using the Pattern Language of architectonics, but they only focused on the side of the format of the pattern as know-how description. Focusing on another side of the Pattern Language, "timeless way" as continuous activities, we can find that the Pattern Language is an ideal mechanism to incorporate the requirements and the design constraint of information sys-tems into itself as organization learning. In this paper, "The Information Systems Cycle" is provided for the building process of the enterprise information systems from such a viewpoint, and the meaning and the problem to incorporate the Pattern Language into the cycle are discussed.

著者

橋本 浩二 モシニャガワシリー

雑誌

情報処理学会研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2008, no.32(2008-EMB-008), pp.61-66, 2008-03-27

---

情報家電.組込みシステムの一部にはIPスループット向上を目的として,ハードワイヤードTCP/IPオフロード・エンジン(TOE)が実装されているが,その「最大ピークTCP/IP通信スループット/消費電力」をより高めることが求められている.そこで我々は通信アプリケーション特性に着目し,小さい回路コストで前述の課題に対応可能な高性能・低レイテンシTDEを開発すべく回路・ソフトウェアの構成について検討を行っている.本発表では我々が提案するTCP/IP受信回路の構成および開発状況を報告し,あわせて受信パケットに基づき筒素的に処理内容を推測し,DMA実行する手法についても概説する.

著者

渡邉 伸平 藤枝 直輝 若杉 祐太 高前田 伸也 森 洋介 吉瀬 謙二

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.116, pp.23-28, 2008-11-20

被引用文献数

3

---

FPGA デバイスの大容量化に伴い,柔軟かつ効率的な組込みシステム開発に適したソフトプロセッサ(ソフトマクロのマイクロプロセッサ)の利用が広がっている.我々は,本研究室で開発している MIPS システムシミュレータ SimMips の MIPS コア部分を Verilog HDL に移植することにより,シンプルでカスタマイズ可能な MIPS32 命令セットの一部を実装するソフトプロセッサである MipsCore,及び MipsCore を利用したシンプルな組込みシステム Simplem を開発している.本稿では,MipsCore の開発背景とそのコンセプトについて述べ,既存のソフトプロセッサとの比較を行う.さらに Simplem 及びその上で動くアプリケーションについて述べる.The growth of FPGA device capacity enables us to use soft-processor which makes development of embedded system flexible and efficient. We are developing a simple and full-customisable MIPS32 ISA soft-processor MipsCore and a simple embedded system Simplem including MipsCore. To develop MipsCore, we use SimMips 窶俳ur designed MIPS system simulator窶髏. In this paper, we first describe the background and concept of MipsCore and compare with other soft-processors. We also describe about Simplem and applications run on it.