著者

伊藤 則之 安永 守利

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edetion) (ISSN:18804535)

巻号頁・発行日

vol.94, no.12, pp.2004-2030, 2011-12-01

---

プロセッサの設計では,高い動作周波数を実現するために様々な設計手法が研究され,そして適用されている.このような高性能実現のためには,アーキテクチャ設計や論理設計だけでなく,半導体上で実現する回路設計や物理設計も重要となる.プロセッサの回路設計や物理設計では,高い動作周波数をできるだけ短い期間で実現するために,マニュアル設計と自動設計が選択的に適用される.この両者を組み合わせて適用するために,すべてが自動設計であるASIC設計とは異なり,設計手法に多様性が生まれる.本論文では,実際のプロセッサ設計に適用された設計手法をサーベイし,高性能化を実現するための回路設計及び物理設計の設計フローとCADシステムをまとめる.また,最後に,今後のプロセッサ設計における設計手法の展望について述べる.

著者

伊藤 則之 安永 守利

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 D (ISSN:18804535)

巻号頁・発行日

vol.J94-D, no.12, pp.2004-2030, 2011-12-01

---

プロセッサの設計では,高い動作周波数を実現するために様々な設計手法が研究され,そして適用されている.このような高性能実現のためには,アーキテクチャ設計や論理設計だけでなく,半導体上で実現する回路設計や物理設計も重要となる.プロセッサの回路設計や物理設計では,高い動作周波数をできるだけ短い期間で実現するために,マニュアル設計と自動設計が選択的に適用される.この両者を組み合わせて適用するために,すべてが自動設計であるASIC設計とは異なり,設計手法に多様性が生まれる.本論文では,実際のプロセッサ設計に適用された設計手法をサーベイし,高性能化を実現するための回路設計及び物理設計の設計フローとCADシステムをまとめる.また,最後に,今後のプロセッサ設計における設計手法の展望について述べる.

著者

安永 守利

出版者

一般社団法人エレクトロニクス実装学会

雑誌

エレクトロニクス実装学会誌 (ISSN:13439677)

巻号頁・発行日

vol.23, no.2, pp.128-134, 2020-03-01 (Released:2020-03-01)

参考文献数

10

著者

安永 守利

出版者

一般社団法人エレクトロニクス実装学会

雑誌

エレクトロニクス実装学術講演大会講演論文集 第31回エレクトロニクス実装学術講演大会

巻号頁・発行日

pp.283-286, 2017 (Released:2019-01-29)

著者

川合 浩之 安永 守利

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.111, no.218, pp.69-74, 2011-09-19

---

本研究では,FPGAの動的部分再構成をリモートから実行するための基礎実装を行う.はじめに,FPGAボードをイーサネットに接続し,遠隔からのデータを受信出来るようにする.その際,Xilinxが提供するマイクロカーネルであるXilKernelと軽量TCPスタックであるlwIPを実装する.これらの制御はソフトコアCPUであるMicroblazeによって行われる.次に,指定したLUTのみを動的に書き換えるための構造を実装する.この構造により,FPGA内の組合せ回路を動的に再構成することが可能となる.本システムを用いることで,FPGAベンダが提供する統合ソフトウェアを用いることなく,遠隔から動的部分際構成を行うことが可能となる.また,本システムを既に我々が提案している高速パターン認識手法であるDP-DDI(Dynamic and Partial Direct Data Implementation)へ適用し,本研究の有効性を示す.

著者

安永 守利 吉原 郁夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)

巻号頁・発行日

vol.88, no.5, pp.915-929, 2005-05-01

被引用文献数

17

---

VLSI実装基板において, 配線上を伝搬する超高速信号の信号品質を向上することが重要な課題となっている.特に, クロック信号はディジタル電子機器の基本同期信号であり, 高い信号品質が望まれる.本論文では, 信号品質を向上させるための新たな伝送線構造である「セグメント分割伝送線」を提案する.セグメント分割伝送線は, 独立した特性インピーダンスをもつ複数のセグメントからなる伝送線である.複数セグメントの特性インピーダンスの不整合により発生する反射ノイズを重畳することにより, 伝送線上の注目点における信号を整形し, 信号品質を向上することが特徴である.セグメント分割伝送線の設計では, 複数セグメントの特性インピーダンスの最適な組合せを求める必要がある.この設計のために, 遺伝的アルゴリズムを適用する.また, その効率的な進化を実現するための新たな交差方法である「部分空間交差法」を提案する.更に, この新たな交差法に基づく遺伝操作を用いたセグメント分割伝送線の設計支援システムを開発する.開発した設計支援システムを用いて実際の実装基板上のメモリモジュール配線を設計し, 従来手法との比較評価を行い, その有効性を示す.

著者

安永 守利

巻号頁・発行日

2013

---

科学研究費助成事業(学術研究助成基金助成金)研究成果報告書:挑戦的萌芽研究2011-2012

著者

安永 守利

巻号頁・発行日

2012

---

科学研究費助成事業(科学研究費補助金)研究成果報告書:基盤研究(B)2009-2011

著者

平井 有三 落合 辰男 安永 守利

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-II, 情報・システム, II-パターン処理 (ISSN:09151923)

巻号頁・発行日

vol.84, no.6, pp.1185-1193, 2001-06-01

被引用文献数

9

---

ディジタル回路を用いて, すべてのニューロンが非同期に動作するパルス密度型ディジタルニューラルネットワークシステムを開発した.システム規模は, 1008個のニューロンが7ビットの精度をもつ100万個以上のシナプスで相互結合されたハードウェアであり, 世界最大規模のものである.本システムの特徴は, ディジタル回路を用いながら個々のニューロンの動作が非線形1次微分方程式に従うことにある.したがって, 1000次元の非線形連立1次微分方程式を連続時間でしかも並列的に解くことができるシステムとなっている.1000個を超えるニューロンを物理的に相互結合するために, パルス密度を用いて信号線数を削減し, シナプス結合係数の精度を7ビットに抑え, シナプス出力の空間加算をパルスのOR回路で簡略化するなどの手法を用いた.これらの簡略化にもかかわらず, 手書き数字を用いた最近傍法による識別実験結果は, 浮動小数点演算を用いたワークステーションと比較して遜(そん)色がないことがわかった.本システムはインターネットに接続されており全世界からアクセス可能である.ホームページアドレスは, http://www.viplab.is.tsukuba.ac.jp/である.

著者

安永 守利 高見 知親 吉原 郁夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-II, 情報・システム, II-パターン処理 (ISSN:09151923)

巻号頁・発行日

vol.84, no.10, pp.2280-2292, 2001-10-01

被引用文献数

7

---

大量な画像データに対する高速な認識処理は, 産業の様々な分野で要求されている.我々は, 画像認識処理に内在している並列処理可能性に着目し, FPGA(Field Programmable Gate Array)の書換え可能性を利用した細粒度高並列な専用付加ハードウェアにより, 高速認識処理を実現しようと考えた.このために本論文では, 統計的パターン認識手法の一つであるParzen Window法をハードウェア化のために拡張することを提案する.この提案手法により, 画像パターンデータから直接パターン認識回路を生成することができる.これにより, サンプルパターン数と同数の並列度を有する専用回路が, 複雑な演算器等を使用せずに構成できる.したがって, 高速なパターン認識処理を小規模なハードウェアで実現できる.パターンデータを直接回路化することは, 対象問題ごとに異なる集積回路(1問題1品種)を最適設計することである.これは, 従来の方法, すなわちフォトマスクベースの集積回路(汎用1品種)を作成し問題の個別性にはソフトウェアで対応する方法とは根本的に異なる.このような個別対応の専用ハードウェアは, FPGAを利用することで実現できる.本論文では提案ハードウェアを試作し, 顔画像認識を題材に本方式の有効性を評価する.具体的には, 実験結果をニューロコンピュータや超並列計算機を用いた従来技術と比較し, 認識精度, 動作速度(認識処理時間), 回路規模の観点から評価する.その結果, 認識精度は従来手法とほぼ同程度(ベンチマークデータで95.8%)であったが, パーソナルコンピュータより2, 000倍以上高速で, 更に, ニューロコンピュータや超並列計算機より55〜125倍高速なナノ秒オーダの認識処理が可能なハードウェアを1ボードで実現することができた.

著者

新井 佑介 澤井 涼 山口 佳樹 丸山 勉 安永 守利

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)

巻号頁・発行日

vol.106, no.436, pp.81-86, 2006-12-08

被引用文献数

1

---

Cell Broadband Engine (CBE)は,マルチメディアデータの高速でリアルタイムな処理を目的として開発されたプロセッサである.CBEは,汎用プロセッサコアであるPowerPC Processor Element (PPE)と,高速演算に特化したSynergistic Processor Element (SPE)の2種類のプロセッサコアを持つ,非対称マルチコアプロセッサである.CBEは,マルチメディア系の処理を想定して設計されたプロセッサであるが,その高い演算性能は,科学技術計算にも応用できると考えられる.そこで本研究では,CBEを用いて流体シミュレーションなどに応用される格子ガスオートマトン法を実装し,検証を行った.実装して得られた速度向上は,1024×1024格子規模のFHP-IIIモデルにおいて,マイクロプロセッサ(Pentium4 3.4GHz)と比較し,約20倍であった.本論文で得られた結果は,CBEが浮動小数点演算などを一切用いない計算においても高性能を実現できることを示しており,より広いアプリケーションに対して適用できる可能性について示唆している.そこで,より汎用的な利用や高い性能の実現についても考察を行う.