- 著者
-
石原 宏
米津 宏雄
鳳 紘一郎
雨宮 好仁
柴田 直
岩田 穆
岡部 洋一
山川 烈
- 出版者
- 東京工業大学
- 雑誌
- 重点領域研究
- 巻号頁・発行日
- 1995
本研究班では、2次元の空間情報に時間軸をも含めた多次元情報を、バイナリ、多値、アナログ融合アーキテクチャを用いて高速に処理するハードウェアを実現することを目的とした。特に、過去の情報に基づいて刺戟に対する対応を変化させる適応学習機能や、必要に応じて自己を再構成する自己組織化機能などの生体機能をハードウェア的にシステムに作りつけ、大枠の判断、連想のような高度の知的作業を瞬時に行う新しい知能システムを構築するための基礎を築くことに重点をおいた。強誘電体ゲートFETを用いて適応学習機能を持つパルス周波数変調型ニューロチップを作製する研究では、強誘電体としてSrBi_2T_2O_9を用いたFETとCMOS構成のシュミットトリガー回路とをSOI(絶縁物上のSi膜)基板上に集積化し、良好な学習動作を確認した。カオス信号を生成する集積回路に関しては、npnトランジスタとキャパシタとを用いる外部クロック型と、CMOSマルチバイブレーターを用いる自励発振型の両者について検討を行い、それぞれについて反復一次元写像が行われ、カオスが発生することを明らかにした。パルス幅変調型AD融合回路技術に関しては、機能イメージセンサ、セルオートマトン、パターンマッチングプロセッサを1チップに集積化し、特徴連想イメージプロセッサを開発した。CMOSデジタル技術並びにニューロンMOS(νMOS)技術を用いた検討では、過去の膨大な経験を特徴ベクトルとして記憶するVast Memoryを実現するために、高精度アナログ不揮発性メモリ技術を開発すると共に、沢山の事例の中から最類似記憶を瞬時に検索・想起するための連想エンジンチップを開発した。外網膜の機能を有する集積回路の作製に関しては、エッジ検出などの機能を持たせるために受光セルを相互に結線する場合に、最近接セル以外のセルとも結線しようとすると、配線が極めて複雑になるという問題を解決するために、受光セル以外の部分は全てMOSトランジスタのチャネル領域になっている新しい構造の光検出チップを開発した。