著者

高前田 伸也

雑誌

研究報告組込みシステム(EMB) (ISSN:2188868X)

巻号頁・発行日

vol.2015-EMB-38, no.1, pp.1-1, 2015-08-21

---

利用者が構成の変更が可能なデバイスである FPGA は幅広い用途に利用されており,評価ボードの低価格化・小型化に伴ってソフトウェア技術者などにも広まりつつある.開発方式は抽象度が高まりつつあり,アプリケーションを IP コアという形でパッケージ化し,EDA ツール上でそれらを組み合わせることにより,システムが実現できる.本講演ではまず,FPGA システムと高位合成技術の最新動向について解説する.その後,Python による高位合成とメモリシステムの抽象化を用いたポータブルな設計フレームワークである PyCoRAM と,それを支える Python によるハードウェア構成の解析ツールを紹介する.最後に,参加者と共に今後の高位設計環境に求められるものは何かを議論し明らかにする.

著者

前田 伸也 吉田 勇一 窪田 秀明 桶谷 寛

出版者

九州理学療法士・作業療法士合同学会

雑誌

九州理学療法士・作業療法士合同学会誌 第29回九州理学療法士・作業療法士合同学会 (ISSN:09152032)

巻号頁・発行日

pp.25, 2007 (Released:2008-02-01)

---

【はじめに】 脚延長術後の理学療法は、相対的に短縮する軟部組織の柔軟性維持を目的とした可動域訓練を行なうが、下腿延長例の足関節背屈よりも大腿延長例の膝関節屈曲の可動域改善が乏しい様に思われる。そこで下腿延長と大腿延長の下肢可動域と骨延長量を調査し、これらを比較したので報告する。【対象】 軟骨無形成症で低身長を呈し、脚延長術を実施した下腿延長例7名14肢、大腿延長例5名10肢のうち、調査可能であったそれぞれ6名12肢、4名8肢を対象とした。手術時平均年齢は下腿延長例で14歳3ヶ月、大腿延長例で17歳3ヶ月であった。なお、全例でorthofix創外固定器を使用した。【方法】 下腿延長例では膝伸展位での足関節背屈角度(DKE)、大腿延長例では膝関節屈曲角度(KF)をそれぞれ術前と延長後1ヶ月、その後1ヶ月毎に延長後7ヶ月まで調査し、各調査時の左右平均角度を求め、それぞれで術前との比較を実施した。骨延長量は、それぞれの平均延長量を求め比較した。【結果】 DKE、KFそれぞれにおいて分散分析を実施し、DKEは、術前と延長後1ヶ月、術前と延長後7ヶ月は有意差がなかったが、延長後2~6ヶ月までの5ヶ月間は術前と比較して可動域が減少した。(P<0.05)。KFでは延長後1~7ヶ月までの7ヶ月間は、術前と比較して可動域が減少した(P<0.05)。骨延長量は、下腿で平均74.7mm、大腿で平均66.9mmであり下腿が大きい結果となった。【考察】 結果より、DKEよりもKFの可動域改善が低いことが示唆された。理由として、下腿延長例は、斜面台での起立訓練や歩行時において、下腿三頭筋の持続したストレッチ効果が得られやすく、早期の可動域改善が可能ではないかと推察された。一方大腿延長例では、下腿よりも歩行時のストレッチ効果が得られず、また大腿部の筋自体も筋張力が大きいため、可動域改善が得られにくい。その他として、平岡らは、大腿延長はピン刺入により腸脛靭帯のスライドが不十分なために膝関節屈曲制限が起きると述べている。以上により大腿延長例では、軟部組織の柔軟性を獲得しにくいことが推察された。また骨延長量も大腿延長例が小さく、延長量を決定する因子として軟部組織の柔軟性が必要であるということが確認できた。これらを踏まえ、大腿延長例の理学療法は、術前に大腿四頭筋のストレッチを実施し、可動域制限を最小限に留めることが必要ではないかと考える。今後も症例数を増やしていき、更に検討したい。【結語】 下腿延長と大腿延長において、骨延長量と下肢可動域を比較した。結果、大腿延長例ではKFの改善が低く、骨延長量も小さい。大腿延長例に関して、術前に大腿四頭筋のストレッチを実施する必要があると考える。

著者

久保 龍哉 藤木 大地 吉岡 健太郎 高前田 伸也

雑誌

研究報告システム・アーキテクチャ(ARC) (ISSN:21888574)

巻号頁・発行日

vol.2023-ARC-254, no.18, pp.1-6, 2023-07-27

---

インメモリ計算は,メモリ上で直接計算を行う新しい計算方式であり,データインテンシブなアプリケーションの高速化技術として近年活発に研究されている.特に,短いアクセス時間と高い柔軟性を持つ SRAMは,インメモリ計算用のデバイスとして様々な回路技術が提案されている.しかしながら,In-SRAM 計算技術に応用できるような,柔軟な SRAM 回路設計ツールは存在せず,こうした回路の設計者は,膨大な時間を費やして回路の設計・評価を行っている.この課題を解決するために,我々はインメモリ計算のためのオープンソースなメモリコンパイラを検討する.これは,製造プロセスに応じて SRAM 回路を生成する,従来のメモリコンパイラとしての機能性を持ち合わせながら,インメモリ計算のための多様なメモリセルのタイプと,ペリフェラル部に配置される論理回路のカスタマイズ性を導入する.本稿が実現すれば,ユーザーは簡単な設計から高性能なインメモリ計算用の SRAM 回路を迅速に生成することができ,インメモリ計算技術の研究やシステム応用を効率化することができる.

著者

柴田 謙 高前田 伸也

雑誌

情報処理学会論文誌プログラミング(PRO) (ISSN:18827802)

巻号頁・発行日

vol.16, no.1, pp.19, 2023-01-13

---

近年,マルチコアCPUが主流となってきたが,現在主流の言語はシングルコアが主流の時代に設計された物が多く,並列実行を行って動作速度の向上を行うためには多くの場合で特別なライブラリや構文が必要になり,簡単に並列実行が行えるとはいえない.このマルチコアの利点を生かすため,特別な構文なしで並列実行を規定として行うプログラミング言語「Coa」を開発した.提案するプログラミング言語Coaは,並列実行を既定とするが,単につねに並列実行を行うとするとデータレース問題が生じる.この問題を避けるため,CPUのアウト・オブ・オーダ実行がデータ間の依存関係を検出するのと同様に,変数の依存関係を自動検出し,データレースが生じないように自動的に実行順序と並列性を制御する.このため,内部で並列実行を行いつつも外から見た振舞いは逐次実行と同様となり,プログラムの複雑さを増やさずに実行速度を向上できる.また,処理単位が小さく逐次実行のオーバヘッドが大きい場合に備え,純粋でない関数と指定すれば逐次実行される機能もある.CoaのインタープリタはGoで書かれており,Coaで書かれたソースコードは,goroutineを用いてインタープリタ内で並列実行される.現在,基本演算,繰返し,条件分岐,関数定義などの基本的な機能があり,FizzBuzz問題や情報オリンピックの問題等を解決できる程度の言語機能を実装している.比較実験として,13ファイルのダウンロードとマンデルブロ集合を表示するための計算を,逐次処理と並列処理で実行した.それぞれの実行時間とコード行数を比較し,Coaはコードの複雑さを増すことなく並列実行して処理速度が上がることを確認した.本発表では,Coaの仕組みと特徴,今後の課題を説明する.

著者

高前田 伸也

出版者

北海道大学

雑誌

若手研究(B)

巻号頁・発行日

2016-04-01

---

FPGAがもつオンチップメモリや再構成可能ロジックなどのリソースを最大限活用し最大性能を達成する,マルチパラダイム型高位設計フレームワークの実現に向けて研究を行った.研究代表者が以前より開発を進めている,プログラミング言語Python上のドメイン固有言語として実装したハードウェア設計ライブラリVeriloggenをベースとして,逐次処理,ストリーム処理,レジスタ転送レベルの3つの異なるパラダイムを持つ高位合成コンパイラを実現した.また,本フレームワークをバックエンドとして用いて,ディープニューラルネットワークを主な対象とした,データフロー型ハードウェア・コンパイラの開発に取り組んだ.

著者

渡邊 実 佐野 健太郎 高前田 伸也 三好 健文 中條 拓伯

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 B (ISSN:13444697)

巻号頁・発行日

vol.J100-B, no.1, pp.1-10, 2017-01-01

---

近年,FPGAは家電製品,自動車,そして宇宙システムと幅広い用途に使用されている.しかし,2000年代前半まで,FPGAはASICと比較して性能が低く,試作,テスト,研究用途に用いられただけで,量産品に対してはコストあたりの性能に秀でたASICが多用されてきた.これが変わるのが2000年代後半であり,FPGAは最先端のプロセスが利用できる数少ない集積回路の一つとなり,高性能な製品を生み出す主役の座に躍り出た.その代表的なものの一つにFPGAを利用したハードウェア・アクセラレータがあり,その有効性については,MicrosoftがBing検索に用いるデータセンターに対してFPGAを用いたサーバーを開発したり,Intel社がXeonプロセッサにFPGAを実装する等,もはや疑う余地がなくなったと言える.そして今日,FPGAベンダーは開発に多大な工数を要したハードウェア記述言語(HDL)の代わりに,C++からFPGAへの回路実装が可能な汎用的な高位合成ツールの提供を開始している.このような皆高位合成ツール時代のFPGA開発において,各企業が他社との優位性を確保するためには,これら万人向けに作られた汎用高位合成ツールやベンダーから提供されるHDL開発環境等を活用するだけでなく,汎用ツールの弱点を補完でき,より高性能な製品をより少ない工数で開発できる特定用途向けのツール群が必要になる.本論文では既に広く有効性が認知された汎用的な高位合成ツールではなく,まだ認知度が低いが日本で独自に開発が進められる「日の丸」ツール群を紹介する.

著者

渡邉 伸平 藤枝 直輝 若杉 祐太 高前田 伸也 森 洋介 吉瀬 謙二

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告組込みシステム(EMB) (ISSN:09196072)

巻号頁・発行日

vol.2008, no.116, pp.23-28, 2008-11-20

被引用文献数

3

---

FPGA デバイスの大容量化に伴い,柔軟かつ効率的な組込みシステム開発に適したソフトプロセッサ(ソフトマクロのマイクロプロセッサ)の利用が広がっている.我々は,本研究室で開発している MIPS システムシミュレータ SimMips の MIPS コア部分を Verilog HDL に移植することにより,シンプルでカスタマイズ可能な MIPS32 命令セットの一部を実装するソフトプロセッサである MipsCore,及び MipsCore を利用したシンプルな組込みシステム Simplem を開発している.本稿では,MipsCore の開発背景とそのコンセプトについて述べ,既存のソフトプロセッサとの比較を行う.さらに Simplem 及びその上で動くアプリケーションについて述べる.The growth of FPGA device capacity enables us to use soft-processor which makes development of embedded system flexible and efficient. We are developing a simple and full-customisable MIPS32 ISA soft-processor MipsCore and a simple embedded system Simplem including MipsCore. To develop MipsCore, we use SimMips 窶俳ur designed MIPS system simulator窶髏. In this paper, we first describe the background and concept of MipsCore and compare with other soft-processors. We also describe about Simplem and applications run on it.