著者

カジ D.M.コースル 谷口 研二 浜口 智尋

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス

巻号頁・発行日

vol.94, no.11, pp.71-78, 1994-04-21

---

極薄い酸化膜厚のp型MOSトランジスターを用いて,基板への正孔注入実験を行い,酸化膜中での正孔の捕獲及び捕獲された正孔の緩和現象を調べた.酸化膜中での正孔の捕獲は,注入正孔密度が10^16>cm^-2>を超えたあたりで飽和する現象を観測した.注入後酸化膜中に捕獲された正孔が時間と共に緩和され減少し,その機構が酸化膜電界の符号によって異なることがわかった.酸化膜電界による緩和を詳しく説明し,熱処理について調べた結果を示した.

著者

鬼沢 岳 加藤 慎一 青山 敬幸 奈良 安雄 大路 譲

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.108, no.139, pp.103-107, 2008-07-10

---

自由にパルス形状を変えることの出来るフラッシュランプアニール技術(FSP-FLA:Flexibly-Shaped-Pulse Flash-Lamp-Anneal)を用いて、極浅接合形成およびメタル/高誘電率絶縁膜トランジスタの特性改善を行った。従来のFLA処理は、メタル/高誘電率絶縁膜トランジスタの移動度劣化・BTI (Bias Temperature Instability)寿命の劣化を引き起こす。FLA処理後の回復アニールによりそれらの劣化は改善できるが、不純物の拡散・不活性化を伴うため浅接合形成が困難となる。FSP-FLAを用い、高出力フラッシュ後に低出力・10ミリ秒のフラッシュを追加することで、不純物の拡散・不活性化を伴うことなく、高移動度・高BTI寿命を得ることに成功したので報告する。

著者

安井 信一 大見 忠弘 二ツ木 高志 米川 直道

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス

巻号頁・発行日

vol.93, no.7, pp.1-8, 1993-04-22

---

次世代の半導体デバイスの高性能化実現のためには、ウエハ表面を極限までウルトラクリーンにすることが必要不可欠である。特に、ウエハに与えるダメージが少なく、低温で処理が可能であることから、現在でもウェットプロセスが広く採用されている。RCA洗浄において、有機物分子除去に用いられている硫酸過酸化水素洗浄(SPM)は、薬品を使用することや処理が高温であることから、廃液処理、操作性に問題がある。一方、オゾン添加超純水洗浄は、常温処理であり、さらに低濃度オゾンを使用していることから、廃液処理が必要とならない。オゾン超純水を使った有機物除去は、洗浄プロセスの低温化だけでなく、操作性の向上、廃液処理のクローズドシステムの実現も可能にする。

著者

奈良 安雄

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.106, no.138, pp.89-92, 2006-06-26

---

CMOSデバイスの更なる性能向上に対しては、従来のような微細化技術のみでは既に限界に来ており、歪シリコン技術、メタルゲート技術、High-kゲート絶縁膜技術、薄膜ボディSOI、マルチゲート構造などの新しい技術の導入と共にスケーリングを行っておく必要がある。これらの中でもゲート電極とゲート絶縁膜技術(ゲートスタック技術)は今後の微細化CMOSにおける共通の課題であると思われる。本講演では、今後のゲートスタック技術としてHigh-kゲート絶縁膜とメタルゲート電極を取り上げ、最近の開発成果について述べる。

著者

山口 憲 手嶋 達也 水田 博

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.99, no.263, pp.23-30, 1999-08-26

---

DRAMデータ保持時間の累積頻度分布の裾野で顕在するリーク電流の特異現象(リーク電流の逆バイアス電圧に対する急増と再飽和現象)の原因を究明する為、『深い準位の偶発的発生モデル』を提案、上記提案モデルの妥当性をデバイスシミュレーションにより確認した。又、準位発生の位置バラツキが電流急増開始電圧にバラツキを発生させる事を示し、百万分の一の確率で発生する特異モードを統一的に理解出来る事を確認した。更に、メイン分布、テール分布での電流値と材料定数の関係を定量的に評価し、リーク電流の発生原因の探求を理論的に試みた。

著者

舘下 八州志 王 俊利 長野 香 平野 智之 宮波 勇樹 生田 哲也 片岡 豊隆 菊池 善明 山口 晋平 安藤 崇志 田井 香織 松本 良輔 藤田 繁 山根 千種 山本 亮 神田 さおり 釘宮 克尚 木村 忠之 大地 朋和 山本 雄一 長濱 嘉彦 萩本 賢哉 若林 整 田川 幸雄 塚本 雅則 岩元 勇人 齋藤 正樹 門村 新吾 長島 直樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.106, no.504, pp.5-8, 2007-01-19

---

ダマシンゲート構造を有するMetal/High-kゲートスタックとeSiGe S/Dを用いた歪みSiチャネルを組み合わせたMOSFETの試作にはじめて成功した。ゲート電極材料には、nFET用にHfSix、pFET用にTiNを採用した。その結果、Vd=1 V, Ioff=100nA/um, Tinv=1.6nmで、nFET: 1050uA/um、pFET: 710uA/umの特性が(100)基板上で得られた。さらに(110)基板上のpFETのインテグレーションにも成功し、830uA/umの特性が得られた。これらの特性は0.03A/cm^2以下の低ゲートリークの条件下で実現した。