著者

伊藤 涼 鈴木 隼人 千葉 諒太郎 佐野 健太郎 山本 悟

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.113, no.418, pp.1-6, 2014-01-21

---

近年のFPGAの応用範囲の拡大に伴い,抽象度の高い言語によってハードウェア設計を行う高位合成技術の研究が重要性を増しつつある.本研究室では,FPGAを用いたストリーム計算専用計算機の開発を行ってきたが,回路規模の大規模化により,アルゴリズム設計からハードウェア実装までの時間短縮による生産性の向上が強く望まれている.そこで,本研究では,特定の数値計算問題に特化したストリーム計算回路を自動生成するコンパイラ(Stream Processor Generator,SPGen)を提案する.本論文では,SPGenの目的および要求仕様を説明した後に,その実装について述べる.

著者

高野 芳彰 佐野 健太郎 千葉 諒太郎 山本 悟

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. AI, 人工知能と知識処理

巻号頁・発行日

vol.112, no.70, pp.55-60, 2012-05-22

---

本論文では,密結合FPGAクラスタ上に構築する格子ボルツマン法(LBM)専用アクセラレータの性能モデルを示す.一般に,強スケーリングにおいては,ノード数が増えるにつれて各ノードが担当する計算サイズが減少し,通信遅延によるスケーラビリティの低下が顕著に現れる.提案する密結合FPGAクラスタは,小さな通信オーバーヘッドを実現する1次元リングのアクセラレータドメインネットワーク(ADN)を持つ.本研究では,ADNを効率良く用いるための,LBM専用計算機アーキテクチャを提案する.アクセラレータの実効性能モデルを構築することにより,アクセラレータの性能が,FPGA上の演算リソース量,オンチップメモリサイズ,ネットワーク帯域のいずれかにより制約されることを明らかにする.また,性能を左右する要因として,メモリ帯域よりもむしろFPGA間ネットワークの帯域が特に重要であることを明らかにする.ネットワーク帯域が広ければ,より多くのFPGAに対して性能が向上可能となる.以上の結果は密結合FPGAクラスタにおけるADNの重要性を示す.

著者

佐野 健太郎

出版者

高知大学経済学会

雑誌

高知論叢. 社会科学 (ISSN:03888886)

巻号頁・発行日

vol.50, pp.117-151, 1994-07-19

著者

後藤 繁生 橋本 昌嗣 横沢 智彦 佐野 健太郎 中村 維男

出版者

FIT(電子情報通信学会・情報処理学会)運営委員会

雑誌

情報科学技術フォーラム一般講演論文集

巻号頁・発行日

vol.4, no.3, pp.425-426, 2005-08-22

著者

西 将輝 宍戸 哲平 李 欣怡 木村 啓二 佐野 健太郎

雑誌

研究報告組込みシステム(EMB) (ISSN:2188868X)

巻号頁・発行日

vol.2023-EMB-62, no.7, pp.1-6, 2023-03-16

---

深層学習が様々な場面で利用されるようになり,それと共に学習データや入力データ,推論結果,さらには学習モデルの保護が問題となりつつある.そのため,データを暗号化したまま演算処理できる準同型暗号による深層学習が注目されている.しかしながら,準同型暗号による演算コストは高く,これまでに, 並列化やハードウェアアクセラレータの利用といった様々な高速化手法が提案されている.一方筆者等は,深層学習の推論処理において多くのビット数が必要としないことに注目し,ビット削減版準同型暗号を利用した深層学習推論を提案してきた.本稿ではまず,ビット削減版の深層学習処理を準同型暗号ライブラリ SEAL とSEAL を用いた深層学習フレームワーク HE-Transformer に実装し,Intel Xeon プロセッサ上で評価した.さらに,富士通 A64FX 上でビット削減版準同型暗号を実装し評価を行なった.評価の結果,CryptoNets を用いた MNIST データセットの分類においてオリジナルの nGraph-HE2 に対し Intel Xeon 上で最大で 9.37 倍の速度向上が得られた.また,富士通 A64FX 上で行列積を評価した結果,Intel Xeon W-2145 と比較して,最大 1.08 倍の速度向上が得られた.

著者

浜田 祐次 佐野 健志 藤田 政行 藤井 孝則 西尾 佳高 柴田 賢一

出版者

公益社団法人 日本化学会

雑誌

日本化学会誌(化学と工業化学) (ISSN:03694577)

巻号頁・発行日

vol.1993, no.7, pp.879-883, 1993

被引用文献数

3

---

二座配位子(N-salicylidenealkylamine),あるいは四座配位子(N,N'-disalicylidenealkanediamine)を用いて,亜鉛イオンと配位子が1対2,および1対1のアゾメチン亜鉛錯体を新しく合成して,有機エレクトロルミネヅセンス(EL)繁子の発光材料としての詐価を行った。この中で,1対1錯体である(N,N'-disalicylidene-1,6-hexanediaminato)Z121C(II)を発光層に用いて,二層構造素子[ITO/ホール輸送層/発光層/MgIn]を作製したところ,最高輝度1460cd/m2を示し,錯体系発光材料としては初めて高輝度青色発光(ピーク波長462nm)を得ることができた。同時に,錯体を発光材料に用いるためにはa錯体が昇華性のある分子内錯塩を形成していなければならないことがわかった。

著者

渡邊 実 佐野 健太郎 高前田 伸也 三好 健文 中條 拓伯

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 B (ISSN:13444697)

巻号頁・発行日

vol.J100-B, no.1, pp.1-10, 2017-01-01

---

近年,FPGAは家電製品,自動車,そして宇宙システムと幅広い用途に使用されている.しかし,2000年代前半まで,FPGAはASICと比較して性能が低く,試作,テスト,研究用途に用いられただけで,量産品に対してはコストあたりの性能に秀でたASICが多用されてきた.これが変わるのが2000年代後半であり,FPGAは最先端のプロセスが利用できる数少ない集積回路の一つとなり,高性能な製品を生み出す主役の座に躍り出た.その代表的なものの一つにFPGAを利用したハードウェア・アクセラレータがあり,その有効性については,MicrosoftがBing検索に用いるデータセンターに対してFPGAを用いたサーバーを開発したり,Intel社がXeonプロセッサにFPGAを実装する等,もはや疑う余地がなくなったと言える.そして今日,FPGAベンダーは開発に多大な工数を要したハードウェア記述言語(HDL)の代わりに,C++からFPGAへの回路実装が可能な汎用的な高位合成ツールの提供を開始している.このような皆高位合成ツール時代のFPGA開発において,各企業が他社との優位性を確保するためには,これら万人向けに作られた汎用高位合成ツールやベンダーから提供されるHDL開発環境等を活用するだけでなく,汎用ツールの弱点を補完でき,より高性能な製品をより少ない工数で開発できる特定用途向けのツール群が必要になる.本論文では既に広く有効性が認知された汎用的な高位合成ツールではなく,まだ認知度が低いが日本で独自に開発が進められる「日の丸」ツール群を紹介する.

著者

佐野 健太郎

出版者

東北大学

雑誌

挑戦的萌芽研究

巻号頁・発行日

2014-04-01

---

計算性能の低下をもたらすメモリウォール問題を解決するために、可逆データ圧縮をリアルタイムに行うバンド幅圧縮ハードウェアを提案し、実応用問題に適用可能な基盤技術を創出した。数値データの連続性を利用した予測に基づく圧縮アルゴリズムと複数のデータストリームを扱うための符号化方式、およびそのハードウェアを設計した後に、FPGAによる実装を行った。ベンチマーク問題として格子ボルツマン法に基づく流体計算を用い、実際に動作する高性能ストリーム計算システムを構築した。計算途中データのDDR3メモリへの読書きを圧縮したところ、正しい計算が行えることと、データストリームの実効バンド幅を向上できることを確認できた。

著者

佐野 健二

出版者

社団法人日本化学会

雑誌

化学と教育 (ISSN:03862151)

巻号頁・発行日

vol.53, no.11, pp.600-603, 2005-11-20

参考文献数

6

著者

佐野 健太郎

出版者

東北大学

雑誌

若手研究(B)

巻号頁・発行日

2005

---

本研究では、シストリックメモリアーキテクチャに基づき、データ圧縮を指向した4次元データ数値計算専用プロセッサを設計し、FPGAによる実装を通じ性能評価を行った。以下、本研究課題の実績について概要を述べる。平成17年度では、圧縮アルゴリズムと並列性に関する研究を行い、その高速処理に適したシストリックメモリアーキテクチャを提案した。また、本アーキテクチャに基づき、FPGAによる競合学習専用プロセッサの試作を行った。性能評価の結果、本試作プロセッサは汎用プロセッサと比べて高い速度向上を実現することを確認した。平成18年度では、より汎用な高速4次元数値データ処理を可能とするために、単精度浮動小数点演算に特化したシストリックアレイプロセッサを設計した。本アレイプロセッサの基本処理要素「セル」のデータパスはマイクロプログラムにより制御され、プログラムを変更することにより様々な計算問題を扱うことができる。計算に必要なデータは各セルに分散された局所メモリに格納され、FPGAの持つ総メモリバンド幅を最大限に活かした超並列計算が可能である。本研究では、単一のFPGA上に12x8のセルから成るシストリックアレイを実装し、n次元数値計算の例として2次元の計算流体力学問題を用い性能評価を行った。2次元正方キャビティ内の定常流を計算したところ、僅か60MHzで動作するシストリックアレイプロセッサは、3.2GHz動作のPentium4プロセッサと比べ7倍もの高速計算を実現した。この評価は2次元の数値計算に対するものであるが、提案プロセッサは理論的に4次元データを高速計算可能である。以上、本研究課題では、4次元データの高速処理に対する提案アーキテクチャの有効性が確認できた他、コンパイラ等、今後実用的なシステムを構築する上で必要な開発の指針が明らかとなった。これは、重要な成果である。

著者

佐野 健 山本 幹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. PN, フォトニックネットワーク (ISSN:09135685)

巻号頁・発行日

vol.104, no.517, pp.25-28, 2004-12-09

---

近年,インターネットへの接続回線の広帯域化,端末の高機能化により,Peer-to-Peer(P2P)技術が急速に普及している.Pure P2P SystemではP2Pに参加するピアの間でOverlay Networkが構築され,Overlay Network上で接続確認メッセージ(Ping,Pong)や検索メッセージ(Query,QueryHit)などの送受信が行われる.しかし,Ping,QueryはOverlay Network上でブロードキャストされるため,膨大な数のメッセージが発生する.特に,異なるAS間を複数回往復するようなメッセージはネットワークにとって非効率的である.そこで,本稿ではASの境界ルータがピアとしてP2Pネットワークに参加することで,異なるAS内のピアと隣接関係を持たないようにし,非効率的なメッセージを削減する方式を提案する.また,シミュレーションを用いて提案方式によるP2Pメッセージの改善度を検証する.