著者

堀 洋平 片下 敏宏 坂根 広史 佐藤 証 戸田 賢二 今井 秀樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report (ISSN:09135685)

巻号頁・発行日

vol.108, no.300, pp.87-92, 2008-11-10

被引用文献数

1

---

近年,暗号モジュールの電力波形や電磁波などから内部の情報を暴露する新たな物理攻撃であるサイドチャネル攻撃が登場しており,その対策方法や評価基準の策定が急務となっている.我々は,統一された実験環境の構築により国際標準規格の策定へ貢献する目的に,サイドチャネル攻撃に対する標準評価ボードSide-Channel Attack Evaluation Standard BOard(SASEBO)を開発し,標準実験環境として国内外の研究機関へ配布を行っている.また,実験に必要となる暗号モジュールや制御IPマクロ,およびそれらのドキュメントも配布している.本論文では,標準評価ボードによる環境を紹介し,現在開発を行っている安全性を検証するソフトウェアについて述べる.

著者

森川 治 戸田 賢二 前迫 孝憲

出版者

東京工業大学

雑誌

基盤研究(C)

巻号頁・発行日

2011-04-28

---

Windowsで動く、遠隔学習システム(動画の解像度が320x240画素)を試作し動作確認した。動画部の解像度不足のため、教育現場で実証実験はできないとの評価が出た。高解像度化・映像合成のハードウエア化を検討した。映像合成システムの使いにくさは、ディスプレイが単一のビデオ信号だけを表示するように設計されている点にあると考えた。全画面、フレームレートという概念を持たない、新しいビデオ信号の提案を行った。提案したビデオ信号を使って、お互いに情報交換することで、表示位置と縮尺率を決定する自律型カメラと、それを表示する表示装置を設計した。出願していた映像表示装置の特許 5548898を取得した。

著者

戸田 賢二 海老原 一郎 瀬河 浩司 高橋 孝一 森川 治 古原 和邦

雑誌

研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2013, no.44, pp.1-6, 2013-03-06

---

制御システムをマルウェアの脅威から防御する手段として制御システムを包み込みセキュリティのバリアを提供するデバイスの提案と開発状況について述べる.同デバイスは専用のFPGAボードであり,まずストレージのアクセス制御を中心に開発を行っている.本稿では,ファイルシステムへの対応手法について検討した.Security Barrier Device, an attachment to control system devices for protection against malware, is described. The device is a specially designed FPGA board, in which storage access control is firstly under development. This article has a discussion on access control method on file systems.

著者

戸田 賢二

出版者

一般社団法人情報処理学会

雑誌

情報処理 (ISSN:04478053)

巻号頁・発行日

vol.24, no.8, pp.1042-1043, 1983-08-15

著者

戸田 賢二 森川 治 森本 智之 萩本 有哉 内田 裕之 引地 信之 日比 康守 松本 祐教

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2012, no.33, pp.1-6, 2012-02-24

---

ヘテロジニアス・マルチコア技術により Android 機器を高速・省電力化する Ultra-Android プラットフォーム開発プロジェクトの一環として,その性能評価システムを開発した.本システムは,独自開発の FPGA 基板を用い,Ultra-Android を実装する FPGA 基板と AMBA バスで接続を行い,Ultra-Android 側のイベント処理時間を測定したり,Ultra-Android に予め設定したタイミングで入力を行いそのレスポンス時間を測定するなどの機能を有するものである.プロセッサ基板側は殆ど測定の影響を受けずに正確なタイミングデータを計測することができ,Ultra-Android の実時間性能を含めた性能改善に役立つことが期待される.A performance evaluation system for Ultra-Android platform ,which achieves high performance and less energy consuming android apparatus by using heterogeneous multi-core technology, has developed. The evaluation system is implemented on our originally developed FPGA board and connected with another FPGA board where Ultra-Android runs ia AMBA bus. The system is capable of measuring event processing times and response times to pre-defined key-input-sequences. Since software on the microprocessor board is not affected by the measuring and provides precise timing data, performance improvement, in particular real-time performance, is enhanced.

著者

田中 敦子 松田 聡 大谷 加津代 戸田 賢二 澤田 美智子

出版者

研究・イノベーション学会

雑誌

研究技術計画 (ISSN:09147020)

巻号頁・発行日

vol.25, no.1, pp.107-120, 2010-12-28

---

文部科学省科学技術振興調整費(女性研究者支援モデル育成)事業の一部として, 独立行政法人産業技術総合研究所では「女性研究者グローバルエンカレッジング」課題を2007年7月より3年度の計画で実施中である。意欲触発と実践の両面からの女性研究者支援を意図した本課題の, 初年度終了後の浸透度の確認と, より効果的な支援のための支援対象の分析とニーズの把握を目的として, 4300名の男女研究職員を対象に2008年5月に筆者らはアンケート調査を実施し, 有効回収率14%に相当する回答を得た。アンケート結果の分析から, 支援事業の浸透度および支援対象の研究職員に関する次の傾向が明らかになった。1)任期のない職員と, 任期のある職員とでは, 研究業務上の不満の重心が2極化している。2)40歳以下の女性研究職員の研究マネジメント(管理職)志向が, その上の世代や男性に比較して高い。3)常勤研究職員の有配偶者率は, 31〜40歳の層では男性は70%台, 女性は50%台と差がある。アンケート結果の分析から, 次の具体的な支援ニーズが明らかになった。1)研修に対する支援2)キャリアパス形成に対する支援3)男女研究職員のワークライフバランスに関連する支援4)女性の少ない職場であることに関連する女性研究者支援

著者

森川 治 戸田 賢二 前迫 孝憲

雑誌

研究報告組込みシステム(EMB)

巻号頁・発行日

vol.2011, no.3, pp.1-8, 2011-06-26

---

テレビや PC では、多様な規格のビデオ信号が使われている。多数のビデオ信号があるがそれらは、全て 「全画面を一定周期でデータ更新」 する。これは CRT とその制御回路がアナログであったという、アナログ時代の制約である。本報告では、デジタル時代にふさわしい新しいビデオ表示システム HyperStage と、そこでのビデオ信号形式を提案する。HyperStage の扱うビデオ信号は、映像 ID、描画開始位置情報を持った 1 ライン分のデータパケットである。1 枚の画像、従来の 1 つのビデオ信号は複数のデータパケットに対応する。入力されたビデオ信号の HyperStage 描画範囲内だけが、映像の描画優先度に従い表示される。試作した HyperStage は、液晶モニタに RISC マイコンを搭載し、RISC マイコンのプログラムにより実現した。In the TV and PC, various kinds of video signal formats are used. In either formats, screen update is performed by a constant period. This limitation has a cause in CRT and its control circuit having been analog. In this report, we propose the new system "HyperStage" and its video format for digital age. Video signals in HyperStage are line data packets with a video-ID and a starting position. A picture or a conventional video signal corresponds to a set of line data packets. In HyperStage, these data packets are divided to inside and outside of the HyperStage display, and only the inside are displayed according to their priority of videos. We realized HyperStage by equipping the LCD with a RISC processor having a FPGA and a memory.

著者

戸田 賢二 西田 健次 高橋 栄一 Nick Michell 山口 喜教

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.36, no.7, pp.1619-1629, 1995-07-15

被引用文献数

13

---

実時間並列計算機用相互結合網の構成要素として用いるルータチップの設計およびその性能について報告する。本ルータはパケット交換型で4入力4出力であり、多段網における優先度逆転現象の発生を抑える方式として我々の提案した「優先度先送り方式」を採用している。優先度は32ビット、入力ポートごとに8パケットの優先度キューを持ち、データ転送レートはポート当たり190メガバイト/秒、パイプラインは25ナノ秒ピッチの2段構成である。この性能は優先度制御を行わない通常の方式のルータと比較し遜色のないものである。