著者

森岡 澄夫 柴田 直樹 東野 輝夫 谷口 健一

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術

巻号頁・発行日

vol.96, no.299, pp.49-56, 1996-10-18

被引用文献数

5

---

加算器, 乗算器, ALUなど, 算術演算を行う組み合わせ論理回路が, そのワードレベル仕様F (整数上の論理式として書かれた入出力関係の記述) を正しく実現している事を, プレスブルガー文真偽判定手続きを用いて自動証明する方法と, 証明例について述べる. 証明は, いわゆるビットレベル検証 (各回路モジュールM_jごと, そのワードレベル仕様F_jがゲートレベルで正しく実現されていることの証明) とワードレベル検証 (各M_jの接続関係および各ワードレベル仕様F_jのもとで, Fが満たされることの証明) に分けて行う. 乗算など, プレスブルガー算術で直接扱えない演算を行う回路についても, その演算に関して数学的に成り立つ性質等を仮定することにより, 証明できる場合がある. 本手法の特徴は, 幾つかの工夫を行ったプレスブルガー真偽判定ルーチンを用いることにより, 各モジュールの演算ビット長 n が増えても, 回路中のモジュールの数や組合せ方が同じで, かつ仕様記述のサイズが n 依存していなければ, ワードレベル検証にかかる時間がほとんど増加しないことである. 例えば n ビット乗算器から 2n ビット乗算器を構成した場合のワードレベル検証を, 2分程度のCPU時間で行えた. ビットレベル検証についても, 演算ビット長が4ビット程度であれば, 例えば加減算・論理演算を行うALU (74382) について6分程度のCPU時間で行えた.

著者

三好 高史 柴田 直

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. PRMU, パターン認識・メディア理解 (ISSN:09135685)

巻号頁・発行日

vol.109, no.344, pp.71-76, 2009-12-10

---

方向性エッジ情報という画像特徴量を用いた物体検出ハードウェアアルゴリズムの開発をし,そのハードウェア設計ついての検討を行った。方向性エッジ情報は人間の視覚システムでも認識の前処理として用いられていることが知られており,ロバストな物体検出が可能になることが期待される。本システムでは,AdaBoostを用いることで,エッジ画像内の重要な領域に於いてのみ,特徴ベクトルを生成することが可能となる。また,特徴ベクトル生成について三種類の方法を提案し,比較検討を行った。実際,本アルゴリズムを用いて,歩行者検出の実験を行ったところ,方向性エッジを用いた従来の手法に比べ高精度な検出結果を得ることができた。さらに,本システムが方向性エッジの単純性を用いることで,単純なハードウェアにより実現できることを証明した。

著者

柴田 直

出版者

一般社団法人映像情報メディア学会

雑誌

映像情報メディア学会技術報告 (ISSN:13426893)

巻号頁・発行日

vol.32, no.57, pp.13-20, 2008-12-16

---

コンピュータは驚異的な演算能力を獲得したが,人間が日常生活で何気なく行っている情報処理は非常に不得手である.たとえば,目前の状況を瞬時に判断して,即座に適切な行動をとるといった処理である.複雑で面倒な計算を正確無比に何の苦も無く実行できるが,我々にとって日常茶飯事の事柄を適切に処理することが難しい.我々の研究は,こういった人間特有の柔軟な情報処理を可能にする新たなコンピューティング・パラダイム実現を目指すものである.特に最先端の半導体技術を用いて,実時間応答のできるシステム構築を狙う.我々の心の働きを内省的に観察し,それをモデル化して専用のVLSIチップで実現する「心理学的脳モデルVLSIシステム」を提案する.その基本は,「連想原理」であり,過去に経験した類似の記憶を用いて認知を行うモデルである.この連想原理は,最もプリミティブな網膜レベルの処理から,連想・類推によって偉大な発明・発見を生み出す高次の処理に至るまで,脳のあらゆる階層における情報処理の基本であると考える.本論文では,視覚情報処理に関する我々の研究の概要を紹介する.

著者

柴田 直

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. NC, ニューロコンピューティング (ISSN:09135685)

巻号頁・発行日

vol.106, no.342, pp.25-33, 2006-11-04

---

ものを見て瞬時に理解し、即座に適切な行動をとる。これは生体の最も得意とする情報処理である。しかし、これは現在最も進んだコンピュータ技術をもってしても、その実現は非常に困難である。我々は、ヒトの心の情報処理をヒントに、心理学的脳モデルVLSIシステムを開発してきた。VLSIチップ上に過去の記憶を大量に蓄え、入力事象にもっともよく似た過去の事例を瞬時に連想想起することによって、柔軟な情報処理実現を目指す研究である。このシステムを用いてロバストな画像認識が行えるよう、64×64ピクセルのグレースケール画像を64次元の特徴ベクトルとして表現する、新たなべクトル化アルゴリズムを開発した。これは、入力画像より方向性エッジを抽出し、その空間ヒストグラムによって画像をベクトル表現するアルゴリズムである。人間の目によく似通って見えるものは、ベクトル空間においても近い位置にマッピングされるという優れた特性を持つ。手書きパターンの認識、医用X線写真解析、顔検出等、顔の個人認証への応用例で、大変ロバストな特性が実証された。本論文では、顔検出への応用を例題として取り上げ、視覚情報処理のハードウェアモデル化における課題について議論する。実時間処理実現に際しボトルネックとなるのは、入力画像から特徴を抽出する初期視覚処理であるが、専用チップの開発により、100MHzの動作で、2.2GHzプロセッサ搭載のPC上のソフトウェア処理と比較して、一万倍以上の高速化を達成した。

著者

孫 為華 木谷 友哉 柴田 直樹 安本 慶一

出版者

一般社団法人情報処理学会

雑誌

研究報告マルチメディア通信と分散処理(DPS) (ISSN:09196072)

巻号頁・発行日

vol.2009, no.20, pp.61-66, 2009-02-26

---

大規模災害により,被災地の通信インフラが破壊された場合,災害情報の収集と共有が困難となり,救援活動に大きな支障をきたす.本稿では,インフラが機能しない災害現場において携帯端末を携えた救急隊員間でDTN (Delay Tolerant Network) に基づいた通信を行うことで災害情報を災害対策本部のサーバにできるだけ早く収集し共有する方法を提案する.提案手法では,救急隊員の行動モデルを考慮し,情報伝送効率を向上させる方法を検討する.The information gathering and sharing are difficult in a disaster area where the commnunication infrastructures are destroyed due to the large-scale disaster. As a result, the rescue operation will be interfered. In this paper, we propose an efficient method for gathering disaster related information to a server at the headquarters in a disaster area, taking into account the mobility of rescue parties based on DTN (Delay tolerant Network).

著者

石原 宏 米津 宏雄 鳳 紘一郎 雨宮 好仁 柴田 直 岩田 穆 岡部 洋一 山川 烈

出版者

東京工業大学

雑誌

重点領域研究

巻号頁・発行日

1995

---

本研究班では、2次元の空間情報に時間軸をも含めた多次元情報を、バイナリ、多値、アナログ融合アーキテクチャを用いて高速に処理するハードウェアを実現することを目的とした。特に、過去の情報に基づいて刺戟に対する対応を変化させる適応学習機能や、必要に応じて自己を再構成する自己組織化機能などの生体機能をハードウェア的にシステムに作りつけ、大枠の判断、連想のような高度の知的作業を瞬時に行う新しい知能システムを構築するための基礎を築くことに重点をおいた。強誘電体ゲートFETを用いて適応学習機能を持つパルス周波数変調型ニューロチップを作製する研究では、強誘電体としてSrBi_2T_2O_9を用いたFETとCMOS構成のシュミットトリガー回路とをSOI(絶縁物上のSi膜)基板上に集積化し、良好な学習動作を確認した。カオス信号を生成する集積回路に関しては、npnトランジスタとキャパシタとを用いる外部クロック型と、CMOSマルチバイブレーターを用いる自励発振型の両者について検討を行い、それぞれについて反復一次元写像が行われ、カオスが発生することを明らかにした。パルス幅変調型AD融合回路技術に関しては、機能イメージセンサ、セルオートマトン、パターンマッチングプロセッサを1チップに集積化し、特徴連想イメージプロセッサを開発した。CMOSデジタル技術並びにニューロンMOS(νMOS)技術を用いた検討では、過去の膨大な経験を特徴ベクトルとして記憶するVast Memoryを実現するために、高精度アナログ不揮発性メモリ技術を開発すると共に、沢山の事例の中から最類似記憶を瞬時に検索・想起するための連想エンジンチップを開発した。外網膜の機能を有する集積回路の作製に関しては、エッジ検出などの機能を持たせるために受光セルを相互に結線する場合に、最近接セル以外のセルとも結線しようとすると、配線が極めて複雑になるという問題を解決するために、受光セル以外の部分は全てMOSトランジスタのチャネル領域になっている新しい構造の光検出チップを開発した。

著者

柴田 直 三田 吉郎

出版者

東京大学

雑誌

基盤研究(A)

巻号頁・発行日

2005

---

過去に経験した最もよく似た事例の連想・想起により、人間は迅速かつ柔軟にものごとの認識・判断を行っているという「連想原理」に基づき、我々はこれまで脳の機能を模擬した知能VLSIシステムの開発を行ってきた。本研究の主眼は、これまでの静止画像の認識に加え、さらに動画像の意味を理解できるシステム構築の基礎技術確立である。“What is it?"をさらに一歩進め、“What is it doing?"の認識を可能にするシステム高機能化の研究である。動きの理解には、先ず動画像から動きの情報を抽出し、それを特徴ベクトル表現に変換することが必須である。そのため、実時間の動き場生成VLSIプロセッサを新たな回路方式で実現した。アナログVLSIでは、時間領域演算に基づく新たなハードウェアアルゴリズムを導入し、500fpsでのnormal optical flow生成可能なCMOSイメージセンサを開発した。またデジタルVLSIでは、方向性エッジ情報を用いたブロックマッチング法を新規開発し、これにより超高速の高精度動きフィールド生成に成功した。このチップは、2.8GHzCPUを用いたソフトウェア処理と比較して、たった100分の1の遅い周波数動作で1000倍以上高速の高密度動きフィールド生成を実現した。また各瞬間の動きフィールドをコンパクトに表現する動き成分空間分布ヒストグラム(PPMD)ベクトル、さらにPPMDベクトルを時間的・空間的に積分してあるアクション全体を表現するMotion History Vector等のアルゴリズムを開発、前者は隠れマルコフモデルを用いて認識を行い、後者は従来の連想マッチングで認識を行う。これらのアルゴリズムにより、エゴモーションの認識、簡単なジェスチャーの認識、さらに動き物体の追跡がロバストに行えることを実証した。

著者

中山 友之 山崎 俊彦 柴田 直

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.104, no.248, pp.109-114, 2004-08-12

---

スイッチトカレント技術を用いて、低消費電力かつ小面積なCDMAマッチトフィルタを開発した。またチップ外とのインタフェースを電圧表現にするため、実用的な線形性を有するV-I,I-V変換回路を開発し、同一チップ上に実装した。V-I変換回路をブロック分けして配置するアーキテクチャと、カレントメモリに流れる電流量を低減する手法により、低消費電力で高速な処理を実現した。また、PN符号を巡回させるための低消費電力クロックオンデマンドシフトレジスタも開発した。256相関長のマッチトフィルタを試作することにより、チップ面0.54mm^2という低面積ながら、サンプリングレート8MSample/sec,電源電圧2Vで消費電力1.95mWであることを実証した。

著者

中山 友之 山崎 俊彦 柴田 直

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.104, no.250, pp.109-114, 2004-08-12

---

スイッチトカレント技術を用いて、低消費電力かつ小面積なCDMAマッチトフィルタを開発した。またチップ外とのインタフェースを電圧表現にするため、実用的な線形性を有するV-I,I-V変換回路を開発し、同一チップ上に実装した。V-I変換回路をブロック分けして配置するアーキテクチャと、カレントメモリに流れる電流量を低減する手法により、低消費電力で高速な処理を実現した。また、PN符号を巡回させるための低消費電力クロックオンデマンドシフトレジスタも開発した。256相関長のマッチトフィルタを試作することにより、チップ面0.54mm^2という低面積ながら、サンプリングレート8MSample/sec,電源電圧2Vで消費電力1.95mWであることを実証した。

著者

根来 誠司 大木 卓 鶴亀 純也 松本 圭司 武尾 正弘 柴田 直樹 樋口 芳樹

出版者

公益社団法人日本生物工学会

雑誌

日本生物工学会大会講演要旨集

巻号頁・発行日

vol.16, 2004-08-25